高速DAC在数据广播的作用

摘要：数据广播分发系统能够将卫星有效数据广播分发给地面接收设备，实现卫星覆盖范围内所有用户终端数据传输。目前常用数据广播分发设备采用传统应答机设计思路，信息处理流程为先低中频调制再进行上变频滤波及放大后输出，产品功耗和体积较大，不能满足卫星小型化和轻量化需求。采用基于高速DAC平台的数据广播设备利用软件无线电的思想，可实现S波段直接扩频调制和输出，取消传统设备的上变频处理，从而更加方便实现产品的小型化和轻量化。

关键词：高速DAC；数据广播分发；电路设计

数据广播分发系统能够将卫星提取精确目标信息和定位信息广播传输给覆盖范围内的地面设备，具有覆盖范围广，不受天气影响等优势，在防灾减灾、应急救援等方面发挥重要的作用。传统广播分发设备采用应答机设计思路，采用低中频调制再进行上变频的方案，单机信息处理流程详见图1所示。整个单机信息流程处理较复杂，不利于单机的小型化和轻量化[1]。

1设计方案

为了优化产品的信息流程，图2给出了一种基于高速（Dig-ital-to-AnalogConverter，DAC）的数据广播分发设备的架构，采用软件无线电数字射频化方案，直接实现S频段信号输出。通过FPGA对接收到的完成空帧填充、经RS编码交织、加扰、扩频调制、滤波、QPSK调制、经高速DAC产生S频段射频信号f0，射频信号经滤波、放大隔离后输出。采用该种方案，利用数字调制及高速数模转换技术，直接实现S频段广播分发射频信号，去掉不必要的射频变频处理等流程，从而减轻单机的体积和重量，满足卫星小型化、轻量化的需求编码调制模块是广播分发设备的核心，包括SRAM型FPGA、高速数模转换芯片（DAC）、BALUN、滤波器、温补放大电路、隔离电路，具体如图3所示。编码调制模块FPGA主要完成指令接收处理、时钟生成与监控、数据自发与接收、帧头判断、RS信道编码与星座映射、多速率成型滤波，数字扩频调制、数据输出，高速数模转换芯片将数字调制信号转换为射频调制信号后输出。

2高速DAC选型

高速数模转换（DAC）芯片是将数字信号转换为模拟信号输出，实现数字调制的关键。其基本的原理框图如下图所示，主要由基准电压、比例网络、二进制开关和输出放大器等4部分组成[2]。N位并行输入信号（bN-1，bN-2，....b1，b0）经过数模转换器为模拟输出电压V0，基准电压为Vr，输入信号与输出电压V0关系如下所示：理想的高速DAC随着输入二进制信号的不断变化，模拟输出量也等间距变化，并且精度可以完全无限高，误差为零。由于实际实现的难度比较大，高速DAC不可能达到这种效果。因此在实际选型过程中，通过一些参数来衡量DAC芯片的性能[2]。在实际芯片选型过程中常常根据分辨率、采样率、微分非线性误差（DifferentialNonlinearityError,DNL）、积分非线性误差（IntegralNonlinearityError，INL）、无杂散动态范围（Spour-iousFreeDynamicRange,SFDR）等参数展开。（1）分辨率DAC的分辨率衡量DAC输出信号分辨率的重要参数，也表示器件能处理的数字信号的位数。（2）采样率DAC的采样率是指器件的最大采样频率。（3）增益误差实际DAC芯片输入输出特性曲线与理想器件曲线的斜率是不同的，存在一定的偏差，增益误差就是两者的偏差。（4）微分非线性误差微分非线性误差表示任意两个相邻数字信号之间经DAC转换后输出模拟信号的差值与理想DAC输出信号的差值的差值，单位是LSB[3]。（5）积分非线性误差积分非线性误差是输入的数字信号经实际DAC转换为相应的模拟信号与经理想DAC转换输出信号的差值，单位为LSB[3]。（6）无杂散动态范围实际的DAC器件输出的信号不只包含有用信号，同时包含噪声、谐波失真、互调失真等，通常采用无杂散动态范围（SFDR）来衡量。SFDR表示输出的杂散分量干扰基正常信号或者导致正常信号失真之前可用的动态范围[4-5]。为了实现S频段扩频调制信号的输出，并同时考虑到星载产品应用，硬件实现上采用的是E2V高速DAC芯片EV10DS10130A，器件的转换速率为3Gsps，分辨率为10位，综合了4:1或者2:1的多路转接器，该器件可根据工作的奈奎斯特域（Nyquistzone）具有不同的输出模式—RTZ、NRZ、NRTZ、RF—最高输出带宽可达6GHz，满足直接S频段射频调制信号的输出。该器件主要技术指标见表1所示，其简化功能框图如图5所示。

3原理分析

广播分发数据送入SRAM型FPGA对其进行编码、扩频调制、滤波后输出至高速DAC。FPGA输出数据为载波fL=f0±BW/2的带通信号，其中，载波频率f0=fs/4，BW为输出扩频信号的带宽。根据傅里叶变换可知，带通信号频谱如图6所示。斜网络正频率部分为我们所需要的正常频谱，竖网络负频率部分为表1现象中的翻转频谱，它与原频谱是实数共轭信号关系，两者成对出现，且以0Hz为轴对称关系。高速DAC主要实现带通信号采样定理，完成数字信号到模拟调制信号的转换，假设芯片的采样频率fs，根据采样定理，调制输出模拟信号频谱以fs/2为区间进行等分，这些区域称为奈奎斯特域。由上图，基带信号在0±BW/2处，通过中频调制、数模转换后会将原始信号搬移至fs±BW/2、2fs±BW/2等多处，每个奈奎斯特区域间的信号与相邻区域成镜像翻转关系。因此合理的设置采用率、利用插值和抽取滤波技术，可直接实现S频段调制信号的直接输出。

4详细设计方案

编码调制FPGA是广播分发设备的核心与关键，实现了数据编码、加扰、扩频调制、多速率输出，是实现直接射频输出的基础，其详细数据处理流程如图8所示，主要完成指令接收处理、时钟生成与监控、数据自发与接收、帧头判断、RS信道编码与星座映射、多速率成型滤波，数字扩频调制、数据输出，高速数模转换芯片将数字调制信号转换为射频调制信号后输出。指令接收处理模块主要是接收遥控指令，可根据指令分别实现多种速率的广播分发模式；时钟生成与监控模块在不同工作模式下对时钟进行不同选择，并将所有时钟信号均映射到FPGA的高速布线网络上。数据自发与接收模块是程序内部可根据指令进行外、内部数据源的切换，内部码元使用PN31数据，FPGA接收从加密模块输出的高速数传通道数据流，进行数据采集并切换到内部时钟域；信道编码模块实现数据的交织、RS编码、加扰和卷积编码，扩频通过数据和伪码进行模2和（即异或）实现，I、Q两路数据分别扩频，扩频后的信号串行输出。寄存器A产生m序列m1，寄存器B产生m序列m2，；生成的GOLD码直接与编码、加扰后数据进行异或实现扩频。最后数据经映射、滤波和调制后输出至高速DAC。

5实现验证

采用该种方案，新数据广播分发设备直接减少了射频变频流程，单机由3个子模块组成，本体尺寸为减少为160mm×120mm×80，单机重量仅为1.5Kg。采用数据广播分发数据接收设备对数据进行接收测试，星座图正常，数据锁定正常，解调、解码正常，详细测试图片见图9所示。

参考文献：

[1]赵东亮等.高速数模转换芯片DAC5682在3G数字中频发射机中的应用[J].通信技术,2009(7).

[2]杨鑫波.12位高速DAC关键电路的研究与设计[D].合肥:合肥工业大学,2013.

[3]郑思喆.12位100MSPS高速2DAC设计[D].大连:大连理工大学,2008.

[4]张晋.高速DAC与正交调制器接口电路设计[J].雷达与对抗,2013(12).

[5]孔瀛等.一种16位高速数模转换器（DAC）的设计与实现[J].微电子学与计算机,2011(6).

作者：郝广凯 陆格格章玉珠 芮涛 朱英玮 单位：上海航天电子技术研究所