集成电路工艺十篇

集成电路工艺篇1

关键词：集成电路；光刻；工艺；光刻胶

DOI：10.16640/ki.37-1222/t.2016.24.011

1 绪论

1.1 集成电路

集成电路（Integrated Circuit，简称IC）是20世纪60年代初期发展起来的一种新型半导体器件。它是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成具有一定功能的电路所需的半导体、电阻、电容等元件及它们之间的连接导线全部集成在一小块硅片上，然后焊接封装在一个管壳内的电子器件。使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。

1.2 光刻

光刻是利用曝光和光刻胶的选择性化学腐蚀，在半导体晶体表面的掩模层刻制出图形的工艺。自从它在1959年被发明以来，就成为半导体工业最有用的工具。迄今为止，基本上所有的集成电路都是通过它制造的。它决定着芯片的最小特征尺寸，占芯片制造时间的40-50%，并且占制造成本的30%。

2 光刻的原理

光刻的原理与印相片相同，涂在硅片上的光刻胶相当于相纸，掩模相当于底片。光学光刻是由投影光学系统和掩模版相结合来产生光刻图形的。曝光方式普遍采用分布重复投影式曝光，即将一组图形重复上百次制作在一大片硅片上。

3 光刻工艺的基本流程

光刻工艺可分为涂胶、对准和曝光、显影三个基本流程。

3.1 涂胶

涂胶就是在圆片衬底上均匀的涂一层一定厚度的光刻胶，要求光刻胶粘附良好，均匀，薄厚适当。一般采用旋转涂敷的方式，将圆片放置在涂胶机的真空卡盘上，液态光刻胶滴在高速旋转的圆片中心，以离心力向外扩展，均匀涂覆在圆片表面。

不同的光刻胶要求不同的旋转涂胶条件，例如最初慢速旋转（例如500rpm），接下来跃变到最大转速3000rpm或者更高。一些光刻胶应用的重要质量指标是时间、速度、厚度、均匀性、颗粒沾污以及光刻胶缺陷，如针孔。

3.2 对准和曝光

掩膜版与涂了胶的硅片上的正确位置对准。硅片表面可以是的硅，但通常在其表面有一层事先确定了的图形。将掩膜版和硅片曝光，把掩膜版图形转移到涂胶的硅片上。光能激活了光刻胶中的光敏成分。对准和曝光的重要质量指标是线宽分辨率、套刻精度、颗粒和缺陷。

3.3 显影

显影是在硅片表面光刻胶中产生图形的关键步骤。光刻胶上的可溶解区域被化学显影剂溶解，将可见的岛或者窗口图形留在硅片表面。最通常的显影方法是旋转、喷雾、浸润。

一旦光刻胶在硅片上形成图形，就要进行检查以确定光刻胶图形的质量。检查有两个目的：找出光刻胶有质量问题的硅片，描述光刻胶工艺性能以满足规范要求。如果确定胶有缺陷，通过去胶可以把它们除去，硅片也可以返工。

4 光刻胶

光刻胶也称为光致抗蚀剂（Photoresist，P. R.）。

凡是在能量束（光束、电子束、离子束等）的照射下，以降解反应为主的光刻胶称为正性光刻胶，交联反应为主的光刻胶称为负性光刻胶。

4.1 光刻胶的特性

（1）灵敏度。单位面积上入射的使光刻胶全部发生反应的最小光能量或最小电荷量（对电子束胶），称为光刻胶的灵敏度。灵敏度太低会影响生产效率，所以通常希望光刻胶有较高的灵敏度。但灵敏度太高会影响分辨率。通常负胶的灵敏度高于正胶。

（2）分辨率。光刻工艺中影响分辨率的因素有：光源、曝光方式和光刻胶本身（包括灵敏度、对比度、颗粒的大小、显影时的溶胀、电子散射等）。通常正胶的分辨率要高于负胶。

（3）对比度。灵敏度表示光刻胶区分掩模上亮区和暗区的能力的大小，即对剂量变化的敏感程度。一般光刻胶的对比度在0.9―2.0之间。对于亚微米图形，要求对比度大于1。

4.2 光刻胶的材料

光刻胶通常有三种成分：感光化合物、基体材料和溶剂。在感光化合物中有时还包括增感剂。树脂在曝光过程中改变分子结构，感光化合物控制树脂定相的化学反应速度，溶剂使得胶能在圆片上旋转擦敷并形成薄膜。

4.3 正性光刻胶和负性光刻胶的比较

（1）光刻胶在曝光之后，被浸入显影溶液中，在显影过程中，正性光刻胶曝过光的区域溶解得要快得多。理想情况下，未曝光的区域保持不变；负性光刻胶正好相反，在显影剂中未曝光的区域将溶解，正胶光刻后线条不变形。显影液会使负胶膨胀，线条变宽。虽然烘烤后能收缩，但易变形。所以负胶不适合2.0微米以下工艺使用。

（2）正胶的针孔密度低，但对衬低的粘附差，通常用六甲基二硅胺（HMDS）作增粘处理。负胶对衬底粘附好，针孔密度较高。

（3）正胶耐化学腐蚀，是良好的掩蔽薄膜。

因此，正胶在IC制造中的应用更为普及。

5 光刻工艺的发展

随着社会的进步，各种高新科学技术也在不断的飞速发展中。为了最终能够替代光学光刻的光刻技术，下一代光刻技术正在评估。主要有4种技术以供选择：极紫外（EUV）光刻技术、电子束光刻技术（SCALPEL）、离子束光刻技术和X射线光刻技术。EUV光刻技术用约13nm的紫外光波长获得分辨率为30nm的图形；SCALPEL用已确立的电子束来实现光刻；离子束光刻技术使用离子束进行光刻胶曝光；X射线光刻技术用一个波长为0.1至10nm的X射线投影到一个特殊的掩模上对光刻胶形成图案。

6 结论

集成电路工艺篇2

关键词： 大规模集成电路 集成电路制造工艺 教学内容

21世纪以来，信息产业已成为我国国民经济发展的支柱产业之一，同时也是衡量一个国家科技发展水平和综合国力的重要指标。超大规模集成电路技术是信息产业的重要基础，而集成电路制造工艺又是超大规模集成电路的核心技术。因此，对集成电路工艺的优化和创新就成为提高信息产业综合实力，增强国家科技竞争力的关键所在。近年来，尽管我国微电子技术不断进步，但与微电子技术发达的国家相比，仍存在着相当大的差距。因此，要实现由集成电路生产制造大国向集成电路研发强国的转变，就迫切需要培养一批高质量的超大规模集成电路工艺技术人才[1]，这也正是《集成电路工艺原理》这门课程所要实现的目标。

然而，目前《集成电路工艺原理》课程的教学效果并不理想[2]，[3]，究其根本原因在于该课程存在内容陈旧、知识点离散、概念抽象、目标不明确等不足[4]。同时，由于大部分普通高校没有足够的实验设备和模拟仿真实验平台，无法使学生熟悉和掌握工艺仪器的操作，导致学生所学知识与实际应用严重脱钩，甚至失去学习积极性，产生厌学情绪。为此，依据我院微电子专业本科生的教学情况，我详细分析了教学过程中存在的问题，提出了改革方案。

一、目前教学中存在的问题

1.学习目标不明确。现有的教学内容往往采用先分别独立讲授单项加工工艺，待所有工艺全部讲授完毕，再综合利用所有工艺演示制作CMOS集成电路芯片的流程。这种教学模式会造成学生在前期的理论学习过程中目标不明确，无法掌握单项工艺在芯片加工中的作用，不能与实际器件加工进行对应，造成所学知识与实际应用严重错位，降低了学生的学习积极性和主动性。

2.知识衔接性差。本课程的重点内容是集成电路工艺的物理基础和基本原理，它涉及热学、原子物理学、半导体物理等离子体物理、化学、流体力学等基础学科，然而，大部分学生并未系统地学习过譬如等离子体物理、流体力学等课程，这就不可避免地造成了教学内容跨越性大的问题，无法实现知识的正常衔接，致使学生对基本概念和基本物理过程难以理解，从而影响学生的学习兴趣。

3.课程内容抽象，不易理解。由于该课程的基本概念、物理原理和物理过程多而繁杂，再加上各种不同工艺之间的配合与衔接，导致内容抽象难懂。教师在课堂上按照常规讲法，费时费力，学生对所讲内容仍无法彻底理解，难以完成知识的迁移。

4.教学资源匮乏。现有教材中严重缺乏集成电路加工方法的可视化资料，大量使用文字叙述描述物理过程和工艺流程，致使课程讲授枯燥乏味，学生无法真正理解教学内容，很难产生学习兴趣。

综上所述，在现有集成电路工艺原理的教学过程中还存在一些严重影响教学质量的因素。为了响应国家“十二五”规划中明确提出的建设创新型国家的任务，培养创新型大学生的要求，我们必须逐步改革和完善现有的教学内容及教学模式[5]，提高教学质量，为培养开创未来的全面发展型人才奠定基础。

二、教学内容的整体规划

为了让学生明确教学目标，突出教学重点，需要摒弃传统的教学思路[6]，构建“先整体、后部分；先目标、后工艺”的教学思路，对教学内容进行重新设计，使其更加符合学生的认知规律。我们抛弃了传统的教学内容编排方式，提出了整个课程主要围绕一个通用、典型的集成电路芯片的加工和制备展开，使学生明确本课程的教学目标。首先给出典型器件的模型，分析其各部分的材料和结构，明确器件的不同组成部分并进行归类，依据器件加工的先后顺序，然后模块化讲授器件每部分的加工方法、工艺原理和加工流程，逐步完成集成电路的全部制作，进而完成整个课程内容的讲授。这样就能用一条主线串起每块学习内容，使学生明确每种工艺的原理、流程和用途，做到有的放矢，并能与实际应用较好地融合在一起，进而提高学生的学习主动性，增强课堂教学效果。

三、教学内容的选取与组织

1.教材的选择

集成电路工艺的发展遵循摩尔定律，随着理论的深入和技术的革新，现有的大部分《集成电路工艺原理》教材显得陈旧、落后，无法适应现代工艺技术的发展和教学的需求。

为此，本课程的教材最好采用现有经典教材和前沿科学研究成果相结合的方式，现有经典教材有美国明尼苏达大学的《微电子制造科学原理与工程技术》[3]和北京大学的《硅集成电路工艺基础》[7]等，这些教材内容全面，几乎覆盖了所有的集成电路加工方法，而且原理讲解深入透彻，具有较强的理论性。这些教材知识结构基本上是按照传统的教学思路编排，所以要打破这种思维的束缚，设计出一个具有代表性器件的加工过程，然后把教材中的工艺原理、工艺流程融入器件的加工过程中。这就要求我们不能照搬书本上的知识内容，需要根据课程的新设计方案重新整合讲义。同时还应该注意，为了扩充学生的知识面，还应该摘取一些具有代表性的最新前沿成果，不仅使学生的知识体系具有完整性，而且能进一步调动他们的创造性。

2.教学内容的选取

依据课程“先整体、后部分；先目标、后工艺”的教学思路，采用“范例”教学模式，教学内容可以划分为九大知识模块：典型CMOS器件、外延、氧化、扩散、离子注入、物理气相淀积、化学气相淀积、光刻与刻蚀、隔离与互联。首先，通过一个典型CMOS器件的结构分析，获得制作一个芯片所需的材料与结构，然后简要给出不同材料和结构的加工方法，让学生对课程整体内容有宏观把握，初步了解每种工艺的基本功能。其次按照器件加工的顺序，对不同工艺分别从发展历史、工艺原理、工艺流程、工艺特点等方面进行详细阐述，使学生对工艺原理深入理解，工艺流程熟练掌握，最后完成整个器件的制作。

3.教学内容的组织

对每部分教学内容要坚持“基础知识衔接、主流工艺突出、淘汰工艺删减、最新工艺提及”的原则。由于本课程以工艺的物理基础和基本原理为重点内容，这是本课程的教学难点，为了让学生更加清晰地理解和掌握其工艺原理，需要适当地补充一些课程必备的物理基础知识。主流工艺是本课程的主要内容，要求学生对原理、流程、性能、使用范围等深入理解，熟练掌握。因此，这部分内容要进行详细讲解。淘汰工艺是本课程的了解内容，目前淘汰工艺在现有教材中占据的篇幅和课时还比较多，且有喧宾夺主之势，为了让学生了解和熟悉集成电路工艺的发展历史，需要进行适当的概括压缩或删减处理。最新工艺是本学科的前沿研究内容，为了扩充学生的知识，开阔学生的视野，应该适当地补充一些新型工艺技术，为学生将来进一步研究深造奠定基础。

四、结语

《集成电路工艺原理》是微电子学专业本科生的一门重要的专业基础课程，本课程的目的是使学生掌握集成电路制造工艺流程和基本原理。只有通过精心选择优秀教材，合理设计教学内容，使理论与实践紧密结合，才能激发学生的学习兴趣和创新思维，进而有效地提高课堂教学质量，为培养科技创新型人才奠定基础。

参考文献：

[1]彭英才.兼谈《集成电路工艺原理》课的教学体会与实践[J]，高等理科教育，2003（50）.

[2]李尊朝.集成电路工艺课程教学改革探析[J].实验科学与技术，2010（8）.

[3]李琦，赵秋明，段吉海.工程教育背景下“集成电路工艺”的教学探索[J].中国电力教育，2011.

[4]邵春声.浅谈《集成电路制造工艺》的课程建设和教学实践[J].常州工学院学报，2010（23）.

[5]汤乃云.“集成电路工艺原理”课程建设与教学改革探讨[J].中国电力教育，2012.

集成电路工艺篇3

关键词： 集成电路；放电保护；电源钳位

1ESD保护电路

随着超大规模集成电路工艺技术的不断提高，集成电路的静电放电（Elect rostaticDischarge，ESD）保护电路的设计越来越受到了电路设计者的重视。ESD保护电路是为芯片电路提供静电电流的放电路径，以避免静电将内部电路击穿。由于静电一般来自外界，例如人体、机器，因此ESD保护电路通常在芯片的压焊盘（PAD）的周围。输出压焊盘一般与驱动电路相连，即与大尺寸的PMOS和NMOS管的漏极相连，因此这类器件本身可以用于ESD保护放电，一般情况下为了保险，输出端也加ESD保护电路；而输入压焊盘一般连接到MOS管的栅极上，因此在芯片的输入端，必须加ESD保护电路。 另外，在芯片的电源（Udd）和地（Uss）端口上也要加ESD保护电路，以保证ESD电流可以从Udd安全地释放到Uss。对于高压工艺上电路的ESD保护主要有下面两个难题需要解决：一是高压晶体管器件的均匀导通性，二是电源钳位模块的闩缩效应。

2实现高压器件或芯片的静电放电保护分析

在显示器驱动芯片，电源管理芯片以及汽车电子等应用中，芯片的工作电压通常比较高，达到20V-40V甚至更高。这些芯片的设计需要选取击穿电压比较高的高压晶体管。实现对这些高压器件或芯片的静电放电保护将遇到下面的难题。

实现高压工艺应用中静电保护的一个难题是高压晶体管器件的均匀导通性。通常在低压工艺中，栅极接地类型NMOS器件（ggNMOS）结构被广泛用来保护内部核心线路。而多指条（multi-finger）并联的ggNMOS结构可以用来倍增其静电保护能力级别，从而实现预期ESD保护指标。对于高压晶体管，其一次击穿电压远大于二次击穿电压（vt2

实现高压工艺应用中静电保护的另一个难题就是如何避免电源钳位电路中闩锁效应的发生。高压NMOS器件通常都有较高的触发电压和较低的钳位电压。基于高压工艺的集成电路通常工作在20V甚至40V或更高的工作电压中，如果应用于VDD和GND之间的电路钳位电压比电路工作电压要小的时候。外部噪声出现在电路的端口上，将电源和地之间的钳位模块误触发，并形成一个低电阻通路。当钳位电压小于电路工作电压的时候，电源和地之间的低阻导通状态将一直保持住，从而形成闩缩效应，最终将导致该部分电路被烧毁。

3一种应用于高压工艺集成电路中电源钳位的器件结构设计

图1是有二极管Dp，Dn以及电源钳位模块组成的全芯片保护结构图。为了避免因外接噪声导致的电源钳位模块闩缩效应的发生，通常需要设计的钳位模块钳位电压值高于电路正常工作电压。另外就是要避免选用高压晶体管器件，因为高压晶体管器件的非均匀导通问题限制了其ESD保护能力的提升。

利用级联多个SCR器件级联的结构来实现较高的钳位电压值。通常单个SCR器件的钳位电压值非常小，在1V到2V范围之间，对于这样普通的SCR结构，即使多个级联在一起，整体结构的钳位电压将还是很小。本设计中，用一种高钳位电压值的SCR器件结构将会被选取作为级联的基本单元。

图2是一个常见的双阱工艺的SCR器件结构。其在N-Well和P-Well交界的地方，P+型掺杂将别注入，形成一个桥状区域连接N-Well和P-Well。该结构将改变传统SCR结构的正向击穿电压，从N-Well/P-Well结击穿电压值（18V-20V）降低到N-Well/P+结击穿电压 （8V-12V）。采取这种低触发电压的SCR结构，便于后面的多个SCR级联结构设计。该类型SCR器件的钳位电压值可以通过调节D3和D4的尺寸，来实现高钳位电压。选取合适的D3和D4值，可以使得SCR的钳位电压逐渐接近触发电压，达到8V到12V范围。

图3分别给出了不同个数SCR器件级联结构示意图。以两级SCR器件级联结构为例，将第一级的负极(Cathode)和第二级的正极(Anode)通过金属连接在一起，保留第一级SCR器件的Anode作为级联结构的Anode，保留第二级SCR器件的Cathode作为级联结构的Cathode。

图4是不同级联级数SCR器件的TLP测试特性。随着级联级数的倍增，级联器件的触发电压值以及钳位电压值也跟着倍增。选取合适的SCR级联个数，可以实现无闩缩效应的电源钳位模块设计。比如选取四级SCR级联，其钳位电压将达到45V，可以应用在电源工作电压为40V的高压应用中的ESD保护。

4结语

本文提出的一种新型SCR结构用来提升单个SCR器件结构的钳位电压。该结构将传统SCR器件寄生BJT的发射极（寄生PNP的P+发射级和寄生NPN的N+发射级）在器件的纵向替换成P+和N+掺杂交替的方式。新型SCR器件的钳位电压将得到很大提升，选取合适的P+和N+掺杂面积比例，可以调整钳位电压的大小，使得钳位电压值高于电路正常工作电压范围，从而有效避免闩缩效应的发生。该发明在实际应用中，需要选取合适的参数：正极到负极之间的距离，N+和P+掺杂的面积比例。

相对于级联FOD，MOSFET的结构而言，选取级联SCR器件的最大优点是，其单位面积静电防护能力非常高，可以使得设计面积得到优化。上面单个SCR器件的宽度为50um，其不同级数级联SCR的二次击穿电流都接近2A，人体模式（HBM）静电保护能力将会接近3KV（2A*1500ohm）。从而达到优化芯片面积的目的。

参考文献：

集成电路工艺篇4

本文分析了智能功率集成电路的发展历程、应用状况和研究现状，希望能抛砖引玉，对相关领域的研究有所贡献。

【关键词】智能功率集成电路 无刷直流电机 前置驱动电路 高压驱动芯片

1 智能功率集成电路发展历程

功率集成电路（Power Integrated Circuit，PIC）最早出现在七十年代后期，是指将通讯接口电路、信号处理电路、控制电路和功率器件等集成在同一芯片中的特殊集成电路。进入九十年代后，PIC的设计与工艺水平不断提高，性能价格比不断改进，PIC才逐步进入了实用阶段。按早期的工艺发展，一般将功率集成电路分为高压集成电路（High Voltage Integrated Circuit，HVIC）和智能功率集成电路（Smart Power Integrated Circuit，SPIC）两类，但随着PIC的不断发展，两者在工作电压和器件结构上（垂直或横向）都难以严格区分，已习惯于将它们统称为智能功率集成电路（SPIC）。

2 智能功率集成电路的关键技术

2.1 离性价比兼容的CMOS工艺

BCD（Bipolar-CMOS-DMOS）工艺是目前最主要的SPIC制造工艺。它将Bipolar，CMOS和DMOS器件集成在同一个芯片上，整合了Bipolar器件高跨导、强负载驱动能力，CMOS器件集成度高、低功耗的优点以及DMOS器件高电压、大电流处理能力的优势，使SPIC芯片具有很好的综合性能。BCD工艺技术的另一个优点是其发展不像标准CMOS工艺，遵循摩尔定律，追求更小线宽、更快速度。该优点决定了SPIC的发展不受物理极限的限制，使其具有很强的生命力和很长的发展周期。归纳起来，BCD工艺主要的发展方向有三个，即高压BCD工艺、高功率BCD工艺和高密度BCD工艺。

2.2 大电流集成功率器件

随着工艺和设计水平的不断提高，越来越多的新型功率器件成为新的研究热点。首当其冲的就是超结（SJ，Superjunction）MOS器件。其核心思想就是在器件的漂移区中引入交替的P/N结构。当器件漏极施加反向击穿电压时，只要P-型区与N-型区的掺杂浓度和尺寸选择合理，P-型区与N-型区的电荷就会相互补偿，并且两者完全耗尽。由于漂移区被耗尽，漂移区的场强几乎恒定，而非有斜率的场强，所以超结MOS器件的耐压大大提高。此时漂移区掺杂浓度不受击穿电压的限制，它的大幅度提高可以大大降低器件的导通电阻。由于导通电阻的降低，可以在相同的导通电阻下使芯片的面积大大减小，从而减小输入栅电容，提高器件的开关速度。因此，超结MOS器件的出现，打破了“硅极限”的限制。然而，由于其制造工艺复杂，且与BCD工艺不兼容，超结MOS器件目前只在分一立器件上实现了产品化，并未在智能功率集成电路中广泛使用。

其他新材料器件如砷化嫁（GaAs），碳化硅（SiC）具有禁带宽度宽、临界击穿电场高、饱和速度快等优点，但与目前厂泛产业化的硅基集成电路工艺不兼容，其也未被广泛应用于智能功率集成电路。

2.3 芯片的可靠性

智能功率集成电路通常工作在高温、高压、大电流等苛刻的工作环境下，使得电路与器件的可靠性问题显得尤为突出。智能功率集成电路主要突出的可靠性问题包括闩锁失效问题，功率器件的热载流子效应以及电路的ESD防护问题等。

3 智能功率集成电路的用

从20年前第一次被运用于音频放大器的电压调制器至今，智能功率集成电路已经被广泛运用到包括电子照明、电机驱.动、电源管理、工业控制以及显示驱动等等广泛的领域中。以智能功率集成电路为标志的第二次电子革命，促使传统产业与信息、产业融通，已经对人类生产和生活产生了深远的影响。

作为智能功率集成电路的一个重要分支，电机驱动芯片始终是一项值得研究的课题。电机驱动芯片是许多产业的核心技术之一，全球消费类驱动市场需要各种各样的电动机及控制它们的功率电路与器件。电机驱动功率小至数瓦，大至百万瓦，涵盖咨询、医疗、家电、军事、工业等众多场合，世界各国耗用在电机驱动芯片方面的电量比例占总发电量的60%-70%。因此，如何降低电机驱动芯片的功耗，提升驱动芯片的性能以最大限度的发挥电机的能力，是电机驱动芯片未来的发展趋势。

4 国内外研究现状

国内各大IC设计公司和高校在电机驱动芯片的研究和开发上处于落后地位。杭州士兰微电子早期推出了单相全波风扇驱动电路SD1561，带有霍尔传感器的无刷直流风扇驱动电路SA276。其他国内设计公司如上海格科微电子，杭州矽力杰、苏州博创等均致力于LCD，LED，PDP等驱动芯片的研发，少有公司在电机驱动芯片上获得成功。国内高校中，浙江大学、东南大学、电子科技大学以及西安电子科技大学都对高压桥式驱动电路、小功率马达驱动电路展开过研究，但芯片性能相比于国外IC公司仍有很大差距。

而在功率器件的可靠性研究方面，世界上各大半导体公司和高校研究人员已经对NLDMOS的热载流子效应进行了广泛的研究。对应不同的工作状态，有不同的退化机制。直流工作状态下，中等栅压应力条件下，退化主要发生在器件表面的沟道积累区和靠近源极的鸟嘴区；高栅压应力条件下，由于Kirk效应的存在，退化主要发生在靠近漏极的侧墙区以及鸟嘴区。当工作在未钳位电感性开关（UIS} Unclamped Inductive Switching）状态的时候，会反复发生雪崩击穿。研究表明，NLDMOS的雪崩击穿退化主要是漏极附近的界面态增加引起的，且退化的程度与流过漏极的电荷量密切相关。雪崩击穿时流过器件的电流越大，引起的退化也越严重。

参考文献

[1]洪慧，韩雁，文进才，陈科明.功率集成电路技术理论与设计[M].杭州：浙江大学出版社，2011.

[2]易扬波.功率MOS集成电路的可靠性研究和应用[D].南京：东南大学，2009.

[3]马飞.先进工艺下集成电路的静电放电防护设计及其可靠性研究[D].杭州：浙江大学，2014.

[4]郑剑锋.基于高压工艺和特定模式下的ESD防护设计与研究[D].杭州：浙江大学，2012.

集成电路工艺篇5

【关键词】创新人才；实践教学；北京工业大学；电子科学与技术

Relying on the specialty characteristics，cultivating innovative talents

Yuan Ying，Li Jianjun，Liu Qi

College of Electronic Information and Control Engineering，Beijing University of Technology，Beijing，100124，China

Abstract：The cultivation of innovative talents is the basic guiding principle of higher education.Strengthens the practical teaching construction，is the key to cultivating innovative talents in.To cultivated specialized personnel in microelectronic devices，integrated circuit design and chip manufacture process and other aspects，in practice teaching of Beijing University of Technology Electronic Science and Technology Specialty，A complete microelectronic technology experimental teaching system that constituted by integrated circuit design Lab（Design），electronic process practice base（process）and basic laboratory（test）is built，on the other hand，a variety of measures are adopted to strengthen the construction of practice teaching team.

Key words：innovative talents；practical teaching；Beijing University of Technology；electronic science and technology

1.引言

人才是经济社会发展的第一资源。首都中长期人才发展规划纲要（2010－2020年）中对教育提出了明确要求，“构建创新型人才教育培养体系”。“密切职业教育发展与产业发展的联系，培养一大批创新型高技能人才，满足首都高端产业和新兴支柱产业对创新人才的需求”[1]。作为高校，教育的基本方针即为社会培养知识、能力、素质全面发展的综合型创新人才，而创新能力来源于知识和实践，实践是第一位的，因此加强实践教学建设，是培养创新人才的关键所在[2]。

北京工业大学电子科学与技术专业成立于1964年，作为建校之初即设立的专业，已经有几十年的历史，专业名称一再发生变化，由最初的半导体器件到微电子技术，再到现在的电子科学与技术。随着专业名称的变化，教学体系和教学目标实现了从以分立器件为主到以集成技术为主的转轨，目前本专业的教育目标定位于培养微电子器件、集成电路设计和芯片制备工艺等方面的专业技术人才。经过近些年的建设，自2007年来，本专业相继获批“国家集成电路人才培养基地”和教育部、北京市特色专业，而依托专业特色，培养适应首都经济发展需要的微电子专业创新人才一直是实践教学建设遵循的重要原则。

2.构建完善的实践教学体系

微电子技术一般是指以集成电路技术为代表，制造和使用微小型电子元器件和电路，实现电子系统功能新型技术学科[3]，主要涉及研究集成电路的设计、制造、封装相关的技术与工艺，设计和工艺实施可以说是微电子技术必不可少的两大部分，因此在实践教学体系的构建中应兼顾到专业基础、工艺制造、集成电路设计三个部分，以做到微电子工艺与设计并举，强化理论基础、强化综合素质、强化创新能力培养。

通过分析，本专业在加强集成电路设计这一专业特色建设的同时，建设了一条主要服务于本科生工艺实践教学的微电子生产线，形成了集成电路设计实验室（设计）、微电子工艺实习基地（工艺）和专业基础实验室（测试）构成的微电子技术实验教学平台[4]，实践教学架构如图1所示。

2.1 半导体工艺实习基地(工艺)

微电子科学的基础是工艺，没有工艺就没有微电子科学，因此掌握半导体工艺技术是电子科学与技术专业本科生必备的基础技能，一个不具备工艺理论和工艺技术的人员只能在标准工艺的基础上设计单一的系统，永远成不了优秀的系统集成工程师。半导体工艺实习基地重在加强学生在工艺制作与器件结构方面的培养。基地拥有从氧化、扩散、光刻、蒸发到压焊、划片等整套的前后工序设备，可支持完整的二极管、三极管制作和单项工艺研究。通过半导体工艺实习，同学亲手完成半导体器件制造的整个工艺流程，可以巩固以前专业基础实验中理解的理论基础知识，更为形象直观的掌握器件结构。

2.2 集成电路设计实验室(设计)

集成电路设计实验室是本专业成为“国家集成电路人才培养基地”及教育部、北京市“特色专业”的重要组成部分，重在培养学生集成电路设计相关的能力。集成电路设计是一个工程性和实践性很强的行业，这就要求教学应定位于使毕业生具有较高的工程素质、很强的实验技能和动手实践能力，而这些素质和能力需要通过实践教学来培养[5][6]。实验室由2台服务器、74台终端组成的平台构成，拥有Zeni、Cadence、Synopsys和Chiplogic等正逆向集成电路设计软件及FPGA和ARM实验箱等硬件设备，教学内容涵盖了集成电路的多种设计形式。

2.3 专业基础实验室（测试）

专业基础实验重在培养学生的理论基础，定位于学生通过对基本的半导体物理参量和半导体器件特性的测量与观察，培养学生的实验操作能力，了解测试原理，加深对半导体物理和器件相关理论的理解。实验室除传统的器件与物理测试设备外，近年来陆续添置了C—V测试仪、四探针测试仪、太阳能电池测试仪等一批先进的测试设备，以加强基础实验的水平。

围绕着工艺、设计与测试实践教学三个方向，采用课内实验、课程设计、创新实践课程等不同的教学形式，构成了完善的微电子实践教学体系。

3.加强实践教学队伍建设

“师者，传道授业解惑也”，教师是教学活动的主体，在实践教学中更是这样。专业实验室建设与各种先进设备的购置只是满足实践教学的硬件条件，而实践教学内容和教师的教学水平这些软条件才真正是培养创新人才的关键所在，为此本专业采取了多种措施，加强实践教学队伍建设。

3.1 利用教学经费，鼓励教师参与实验内容建设

每年，本专业用于本科生教学建设的经费来源于教育部、北京市“特色专业”建设经费、实验室建设经费、本科生教育质量建设经费等多种渠道，在进行教学设备购置的同时，还进行学科部内教学立项，鼓励教师建设新的实验教学内容。

3.2 配备实验室建设教师，加强教学建设

为加强实践教学建设，学院制定政策，每个专业实验室配置一名青年教师。一方面利用青年教师研究方向与专业实验室教学方向相近的特点，加强专业实验建设，另一方面也弥补了青年教师教学经验少的不足，使其得到了很好的锻炼。

3.3 多方面对教师进行业务培训，提高实践教学水平

微电子技术专业是个飞速发展的学科，教师必须不断地提高自身的专业水平，才能培养出贴近社会需求的人才。因此近些年，本专业利用多种形式对教师进行境内外专业培训，以提高实践教学水平，如已连续四年派出教师（包括实验室教师）赴比利时鲁汶大学进行集成电路设计培训。只有教师专业水平提高了，才能进一步提升实践教学水平。

4.存在的问题与下一步建设思路

目前由集成电路设计实验室、微电子工艺实习基地和专业基础实验室构成的北京工业大学电子科学与技术实践教学体系已经初见规模，尤其是半导体工艺实习基地的建设，在2007年获得了北京工业大学教育教学成果一等奖。但经过近几年的实践教学运行，现有实践教学体系构成还存在着一定的问题，无法满足覆盖现代微电子产业技术链的主要环节，兼顾物理、器件、工艺、设计、应用等多方面的微电子人才培养要求，突出表现在：（1）集成电路设计实践教学内容存在着与企业要求脱节的情况；

（2）整个实践教学体系综合性、应用性和创新性不足，没有形成将设计、制造、测试、应用等环节连接起来的综合性实践教学内容。

由此，下一步建设思路将着眼于以下方面：

（1）建设创新实验室，鼓励本专业本科生参加竞赛与各种课外科技活动。

（2）建设综合性实践教学内容，基于本专业的特殊性，考虑以某一半导体器件（如太阳能电池为例）研究建设从器件设计、制造、测试到应用的综合性实践教学内容。

5.结束语

微电子技术是现代信息社会的基石，是我国高新技术发展的重中之重，依托专业特色，培养创新人才，是高校义不容辞的责任与义务。北京工业大学电子科学与技术专业将不断完善教学体系与实践教学体系建设，加强创新人才培养，为微电子技术行业发展和首都信息产业建设做出应有的贡献。

参考文献

[1]首都中长期人才发展规划纲要(2010－2020年)

[2]彭菊香,刘向红,朱凡.实践教学与创新人才的培养[J].湖南工程学院学报,2007,Vol.17(No.1),77-79

[3]李哲英.电子科学与技术导论[M].北京:电子工业出版社,2006

[4]袁颖,董利民,张万荣.微电子技术实验平台的构建[J].电气电子教学学报,2009,Vol.

31,115-117

[5]孙玲.关于培养集成电路专业应用型人才的思考[J].中国集成电路,2007(4):13-15

集成电路工艺篇6

关键词：大飞机；线缆检测；自动化；LRU

1 概述

在国外，随着计算机控制技术和集成检测技术的飞速发展，将飞机制造数字化装配、自动化检测推向了一个新的高度。空客、波音、洛克希德・马丁等领先的航空制造企业，在全机线缆检测方面已经没有采用人工方式完成的方法。高效、快捷、更为可靠的全机线缆自动化集成检测技术被广泛采用。军用飞机方面欧洲的A400M、美国的F-22、F-35飞机，民机方面波音的787飞机、空客的A-350、A-380等飞机在总装配检测站位都采用自动化手段完成全机机线缆的导通、绝缘检查。

在国内，线缆集成检测技术在ARJ21等型号上陆续开始使用，因这些机型都属于中、小型飞机，测试点数相对较少，采用的整机线缆检测是基于全部使用工艺转接电缆的方法，工作量和工作效率相对能够接受。

国内正在开展的大飞机研制因为检测点数多、分散等特点，如果采用传统的主要基于转接电缆的线缆集成检测方法，工作效率低下。通过对大飞机全机线缆自动化集成检测技术的研究，在总装配检测环节上实现适用于大飞机特点的数字化、自动化检测技术，能够极大地缩短飞机的总装配周期并提升产品质量。

2 线缆检测的工作原理

两线测试法原理：两线测试法是将电压表接到测试产品的两端，同时测试通过电压表的电流大小，通过欧姆定律计算出测试产品的电阻值。在使用三用表进行电缆导通时，即采用此原理，将三用表置于欧姆档，通过导通线直接测电缆的电阻值。目前国内几种机型采用的线缆集成检测技术均使用二线法进行测试。

四线测试法原理：四线测试法是将电流表和电压表分别接到测试产品的两端，这样得出来的电压值及电流值更接近产品本身的相对应的值，然后用测出的电压值与系统提供的电压进行比较从而得出产品的电阻值，相对于两线测试法来说，它的测试精度更高，测试结果更可靠。

线缆集成检测的工作原理：从接线图、电缆制造图中梳理出线缆检测的针脚关系（导通表）并输入系统检测数据库。使用工艺设备（工艺LRU、工艺转接电缆、电缆插头转接器）将全机线缆与检测设备连接起来，通过程序自动控制实现线缆导通、绝缘检查、耐压检查、总线检查并对故障智能定位。

3 目前国内各机型线缆集成检测的方法及问题

在国内和国外的中、小型飞机上，全机线缆测试点数相对较少（2万点以内），采用的全机线缆检测是基于全部使用工艺转接电缆的方法，工作量和工作效率相对能够接受。

例如，欧洲台风战斗机的全机线缆集成检测现场布置大量的工艺转接电缆（该型机的测试点数不超过10000点）。但对于大飞机来说，如果测试点数是台风战斗机的三倍，测试方案仍然采用传统的全部为工艺转接电缆连接各测试点的方案是不可取的，转接电缆的存取管理和设计制造成本以及准备阶段的工作量都非常巨大。据统计，3万点的转接电缆（拿取、上机、连接）至少需要三天时间，工作量和工作效率均无法接受。

我国正在研制的大飞机（如C919飞机）线缆检测工作的特点可概括如下：

（1）全机检测点数多，检测周期长：采用自动化检测可以对全机线缆的导通、断路、短路、串接进行集成检测，判断线缆网络连接的正确性和全机线缆故障，如短路、断路、错接、漏接、多接、不正确等信息，可以加快检测速度，提高检测可靠性，避免人为差错。

（2）整机检测点分布极为广且分散，检测难度大：全机检测点数分布范围遍布整个机身段和机翼，尾翼部位、发动机短舱也有覆盖。检测过程中距离较远，易造成检测错位，全部采用转接电缆连接测试点的方法费时费力。

（3）电子设备集中放置、可实现LRU检测模块代替转接电缆完成线缆检测：如果全部采用转接电缆造成会局部检测电缆数量非常大，极易造成电缆连接错误和电缆的损坏，同时给工艺转接电缆安装、分解造成困难。

4 大飞机全机线缆自动化集成检测技术的思路和核心技术

为了解决大飞机点数多、分布广、工作量大、检测难度大的问题，与国内普遍采用的全部基于工艺转接电缆的线缆集成检测方法不同，大飞机全机线缆自动化集成检测技术的设计思路是：通过工艺LRU转接，实现LRU线缆集成检测，最大程度做到工艺转接电缆的通用性，大大减少工艺转接电缆的数量和体积。通过电缆插头转接器的大量使用，大大减少工艺转接电缆的数量，提高工作效率和质量。

核心技术有如下几点：

4.1 在设备集中放置的区域采用工艺LRU进行转接进行测试

现在航空机载电子成品大多采用标准机箱（如ATR系列），使用与机载成品外形及接口相同的检测LRU单元安装在原有成品的位置，一端与机上真实电缆完成对接，一端与工艺转接电缆对接（可以实现工艺转接电缆标准化），完成线缆的导通和绝缘检查，从而实现工艺转接电缆的标准化和盲插功能并增加了检测设备的使用寿命。

4.2 在末端成品插头处采用工艺插头转接器

工艺插头转接器采用二极管、电阻为核心原件将相邻、相近的线束连通，在进行电缆自动化测试时，通过正反两次导通即可验证连通的两段线路的通断性能。

对机分散在末端的成品，如作动器、传感器、天线、活门等，可采用工艺插头转接器与相关电缆插头连接，达到大量节省工艺转接电缆、减轻工作强度、加快检测效率的目的。

4.3 采用分布式测试架构

对于某型机全机线缆测试点数多、分散的情况，将全机按部件、段位划分为八组测试单元，采用分布式测试架构。分别在驾驶舱左、驾驶舱右、货舱前、货舱后、左机翼下、右机翼下左右主起设备舱、尾翼下布置测试终端，就近与机上电缆对接。

4.4 工艺转接电缆的智能管理

对于工艺转接电缆的存放、拿取工作要采用智能化管理的方法（RFID）。每一束工艺转接电缆中均有唯一的身份识别芯片（电缆ID），通过电缆ID查找转接电缆存储位置，智能存取柜上的LED指示目标电缆存储位置，通过测试程序自动检索指示电缆存储位置。在与飞机上的工艺LRU对接时，同等规格的电缆可以实现盲插拔（可互换），通过电缆ID自动识别连接的工艺LRU，大大提高检测准备阶段的效率和工作质量。

5 结束语

通过对大飞机全机线缆自动化集成检测技术的研究，从系统原理分析、国内外机型检测方法的现状和存在的问题、大飞机线缆检测工作的特点、技术的核心四个方面进行分析并提出新的适用于大飞机的全机线缆自动化集成检测技术。对于加快我国大飞机生产效率、提高检测质量有深远的意义。

参考文献

[1]徐小龙，杨庆华.民用飞机全机电缆自动化测试系统研究[J].电子技术与软件工程，2014，No.3812：91-92.

集成电路工艺篇7

关键词：半导体；制造技术；实践教学；集成电路

在目前我国强力推进自主集成电路芯片“中国芯”的研发与制造背景下，我国的微电子产业快速发展，对半导体行业的高水平专业人才的需求也随之大幅增加。但目前每年高校微电子专业的毕业生数量远远不能满足半导体制造技术业的需求，半导体制造技术行业高水平专业人才的匮乏已经成为制约其快速发展的主要瓶颈之一。为此，培养一批具备前沿半导体集成芯片的工程应用能力，掌握以半导体制造技术为载体的微电子系统研发、设计与生产能力的微电子专业人才是目前高校所面临的迫在眉睫的问题，因而加强半导体制造工艺人才的培养已成为大学教学的一个重点研究内容。

“半导体制造技术”是我院电子封装技术专业的必修课程，也是培养学生实践动手能力和创新开发能力的专业特色课程之一。该课程的目标是培养学生系统掌握微电子关键工艺及其原理，并具有一定工艺设计、分析及解决工艺问题的能力，因此，在这门课程中引入实践教学是至关重要的。

一、“半导体制造技术”课程内容的特点

“半导体制造技术”这门课程广泛涉及量子物理、电学、光学和化学等基础科学的理论概念，又涵盖半导体后端工艺的材料分析等与制造相关的高新生产技术。该课程的主要内容包括微电子集成电路制造工艺中的氧化、薄膜淀积、掺杂（离子注入和扩散）、外延、光刻和刻蚀等工艺，培养学生掌握集成电路制造工艺原理和设计、工艺流程及设备操作方法，使学生掌握集成电路制造的关键工艺及其原理。同时，该课程又是一门实践性和理论性均较强的课程，其涉及涵盖的知识面广且抽象。基于此，培养学生的实践动手、工艺分析、设计及解决问题的能力单纯依靠课堂上的讲和看是远远达不到的。如何利用多种可能的资源开展工艺实践教学，加强科学实验能力和实际工作能力的培养，是微电子专业教师的当务之急。

二、教学条件现状及实践教学的引入

1.教学条件现状

众所周知，半导体制造行业的设备如金属有机化合物化学气相沉淀、等离子增强化学气相沉积（PECVD）和磁控溅射等设备价格昂贵，且对环境条件要求苛刻。与企业相比，高等学校在半导体制造设备和场地方面的投入远远不够。为了达到该课程的教学目标，我们学校购置了一些如磁控溅射系统、PECVD、高温扩散炉和快速热处理炉等与半导体制造工艺相关的设备。

2.引入实践教学的重要性

教学和实践相辅相成，教学指导实践，实践反哺教学。为了加深学生对在课堂上所学的理论和工艺知识的理解，并培养学生的动手能力，我们在“半导体制造技术”这门课程中增添了利用PECVD技术淀积钝化层SiNx：H薄膜及快速热处理等实践课。对于薄膜淀积实践课，在实验前期，学生需要调研，确定薄膜淀积参数（如温度、时间、气流比等）；在薄膜淀积完成之后，需要通过一些手段表征薄膜的结构和性能，检查是否达到了预期的效果，如果和预期结果不相符，由老师组织学生共同探讨并解决。在学生全程参与的实践课程中，学生都感受到学习的乐趣，充分调动了学生的积极性，培养了学生提出问题、解决问题和分析问题的能力。

“半导体制造技术”课程的开展不仅要使学生掌握基本的理论知识，更重要的是通过课程传授、实践操作及企业案例等多种教学活动，激发学生的学习积极性和主动性，并提高学生的动手实践能力、分析问题和解决问题的能力。通过实践课的开展，将学生在课堂中学到的理论知识与企业的实际工作联系起来，加深了对半导体制造技术关键工艺的理解。这些教学活动有效地培养了学生的创新思维和实践能力，提高了整体的教学效果。理论和实践相结合的授课方式必将成为“半导体制造技术”课程创新型教学改革与持续发展的原动力。

参考文献：

[1]刘博，张雷鸣，王金婵，等.《半导体制造技术》双语教学的尝试和探索[J].科技创新导报，2015（2）：150-152.

[2]白晋军，李鸿强.《集成电路工艺原理》教学内容的改革探索[J].考试周刊，2013（30）：15-16.

集成电路工艺篇8

关键词：集成电路；电镀；磷铜；阳极；

中图分类号：TQ153.1

Phosphorized Copper Anode in ULSI and studies on related problems

GAO Yan1,2，WANG Xin-ping1,2，HE Jing-jiang1,2，LIU Hong-bin1,2，JIANG Xuan1,2，JIANG Yu-hui1,2

（General Research Institute for Non-ferrous Metals, Beijing 100088，China）

（GRIKIN Advanced Materials Co., Ltd., Beijing 102200，China）

Abstract: With the development of semiconductor technology, copper interconnect is popular technology in VLSI. Damascence process is used to plate copper. The phosphorized copper anode plays an important role in plating solution. The article analyzes the Influence factors of plating quality which is the content of phosphor and oxygen, purity and grain size.

Key words: IC；plating；phosphorized copper；anode

1 前言

电镀铜层因其具有良好的导电性、导热性和机械延展性等优点而被广泛应用于电子信息产品领域，电镀铜技术也因此渗透到了整个电子材料制造领域，从印制电路板（PCB）制造到IC 封装，再到大规模集成线路（芯片）的铜互连技术等电子领域都离不开它，因此电镀铜技术已成为现代微电子制造中必不可少的关键电镀技术之一。大规模集成电路中广泛采用电镀铜工艺，制备铜互联线。因此铜的电镀工艺，以及电镀阳极的选择越来越成为集成电路行业关注的焦点。

2 集成电路的电镀铜工艺及磷铜阳极

2.1 集成电路的电镀铜工艺

在大规模集成电路行业中，由于铜的刻蚀非常困难,因此铜互连采用双嵌入式工艺,即双大马士革工艺（Dual Damascene）。该工艺是在刻好的沟槽内先溅射扩散阻挡层和铜种籽层, 然后通过电沉积（电镀）的方法在沟槽内填充铜,最后采用CMP（ 化学机械抛光） 的方法实现平坦化（图1）。

电镀铜是完成铜填充的主要工艺（图1中③），该工艺要求在制备超微结构刻槽的铜连线过程中电镀铜必须具有很高的凹槽填充能力，因此就对电镀过程中的电镀阳极，电镀液，有机添加剂等的要求很高，特别是电镀用磷铜阳极的要求就更高。

集成电路用磷铜阳极通常是由高纯磷铜合金构成；铜电镀液通常由硫酸铜、硫酸和水组成。在电镀溶液中,当电源加在带有铜种子层的硅片（ 阴极） 和磷铜（ 阳极） 之间时, 溶液中产生电流并形成电场。然后，磷阳极的铜发生反应转化成铜离子和电子,同时阴极也发生反应,阴极附近的铜离子与电子结合形成镀在硅片表面的铜,铜离子在外加电场的作用下,由阳极向阴极定向移动并补充阴极附近的浓度损耗,如图2所示。电镀的主要目的是在硅片上沉积一层致密、无孔洞、无缝隙和其它缺陷、分布均匀的铜。电镀后的表面应尽可能平坦, 以减少后续CMP 工艺中可能出现的凹坑和腐蚀问题[1]。

2.2 电镀铜工艺为何使用磷铜阳极

在早期的电镀过程中，采用的是纯铜作为阳极，由于电镀液中含有硫酸，使得纯铜阳极在电镀液中溶解很快，导致电镀液中的铜离子迅速累积，失去平衡。另一方面纯铜阳极在溶解时会产生少量一价铜离子，它在镀液中很不稳定，通过歧化反应分解成为二价铜离子和微粒金属铜，在电镀过程中很容易在镀层上面成为毛刺。为消除阳极一价铜的影响，人们最早使用阳极袋，但很快便发现泥渣过多妨碍了镀液的循环。后改用无氧高导电性铜阳极（OFHC），虽然泥渣减少了，但仍不能阻止铜金属微粒的产生，于是又采用定期在镀液中加入双氧水使一价铜氧化成二价铜，但此法在化学反应中要消耗一部分硫酸，导致镀液中的硫酸质量浓度下降，必须及时补充，同时又要补充被双氧水氧化而损耗的光亮剂，增加了电镀成本。

1954年美国Nevers等人[2]在纯铜中加入少量的磷作阳极时，发现阳极表面生成一层黑色胶状膜（Cu3P），在电镀时阳极溶解几乎不产生铜粉，泥渣极少，零件表面铜镀层不会产生毛刺。这是由于含磷铜阳极的黑色膜具有导电性能，其孔隙又不影响铜离子自由通过，加快了一价铜的氧化，阻止了一价铜的积累，大大地减少了镀液中一价铜离子；同时又使阳极的溶解与阴极沉积的效率渐趋接近，保持了镀铜液中铜含量平衡。美国福特汽车公司使用这种含磷铜阳极的经验证明既保证了镀铜层质量，又节约电镀光亮剂了20％，降低了成本。从此以后，磷铜阳极在酸性镀铜行业中被广泛采用了，然后又逐渐被集成电路行业大规模使用。

3 影响集成电路

用磷铜阳极性能的主要因素

影响集成电路用磷铜阳极性能的主要因素有：磷含量，原料铜的纯度，氧含量和晶粒尺寸。

3.1 磷铜阳极的磷含量

磷能够赋予铜阳极优良的电化学性能。添加磷元素后，铜阳极表面生成一层具有特殊性能的黑色阳极膜。保加利亚学者Rashkov等人[3]研究了这种阳极表面黑色膜，主要成分是Cu3P，其具有金属导电性能，这样就解释了黑色膜不会使阳极钝化的原因。他们认为磷的作用在于含磷铜阳极溶解时产生的一价铜生成Cu3P，从而阻止了歧化反应的产生。

阳极中磷的含量应该保持适当，磷含量太低，阳极黑膜太薄，不足以起到保护作用；含磷量太高，阳极黑膜太厚，导致阳极屏蔽性钝化，影响阳极溶解，使镀液中铜离子减少；无论含磷量太低或太高都会增加添加剂的消耗。

关于集成电路用磷铜阳极中磷的含量，根据所采用的加工工艺，以及生产技术水平不同，各研究学者的意见也不同，如表1所示。

阳极的磷含量国内多为0.1-0.3%，主要是由于国内生产设备和工艺落后，搅拌不均匀，不能保证磷元素在阳极内部的分布均匀，因此只能够加入过量的磷来保证元素分布。国外的研究表明，磷铜阳极中的磷含量达到0.005%以上时，既有黑膜形成，但是膜过薄，结合力不好。但是当磷含量超过0.8%时，磷含量又过高，黑膜太厚阳极泥渣太多，阳极溶解性差，导致镀液中铜含量下降。因此，阳极磷含量以0.030－0.075%为佳，最佳为0.035－0.070%。国外采用电解或无氧铜和磷铜合金做原料，用中频感应电炉熔炼，原料纯度高，磷含量容易控制。采用中频感应，磁力搅拌效果好，铜磷熔融搅拌均匀，自动控制，这样制造的铜阳极磷分布均匀，溶解均匀，结晶细致，晶粒细小，阳极利用率高，有利于镀层光滑光亮，减少了毛刺和粗糙缺陷[2]。

本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文

随着大规模集成电路引入酸性电镀铜技术的发展，晶圆上的更细线宽、更小孔径、线路的密集化和多层化对铜镀层的要求就越来越严格。镀层的硬度、晶粒的精细、小孔分散能力以及镀层的延展性等物理化学特性要求磷铜阳极的质量更加的精细。同时由于电镀槽的实时监控系统和各性能参数的SPC控制，要求磷铜阳极的稳定性就越来越高。目前国际上主流集成电路用磷铜阳极的磷含量通常要求为0.04－0.065%，这样减少了磷元素的波动，使得电镀阳极的物理化学参数波动更加小，更加可控。但是，这对熔炼、锻造等加工工艺的要求也就更高了。目前对于装备精良，工艺设计稳定的现代化加工企业来说，是完全有能力将集成电路用磷铜阳极的磷含量控制在0.04－0.065%的。

3.2 磷铜阳极的纯度

对于每一种阳极，电镀公司都希望阳极是由高纯铜制备而来的，但是往往受到价格和产品要求等因素的影响。常规的磷铜阳极都是采用电解铜、无氧铜和磷铜合金来制备的。无氧铜的含氧量为3ppm，杂质极少。由于氧含量极低且固定，因此基本不产生磷的氧化物，基本不消耗磷，所以磷含量很容易控制，电解铜的纯度一般为99.95%,杂质含量也很少，也容易控制，所以国内外不少厂家采用电解铜为原料。但是，制备磷铜阳极一定不能采用杂铜或回收铜为原料，因为回收的废铜内部杂质种类很多，往往含有过量的铁、镍、锡和银等元素，这些元素过多将污染阳极，从而影响电镀效果。同时，由于氧含量不确定而含磷量又加得少，造成磷含量失控，严重者导致电镀报废。

对于集成电路用磷铜阳极来说，由于使用的环境更加苛刻，要求的电镀效果更加精细，就要求阳极通常都是由高纯铜（铜含量大于99.99%）来制备的。这样才能够保证后续加入磷铜中间合金不会明显影响杂质含量，满足集成电路电镀的要求。表2列出了国内的几家主要的磷铜阳极生产厂家的产品和集成电路用磷铜阳极对于杂质含量的要求。如表2可知，国内的生产厂家在杂质含量的控制上各有不同，但都无法满足集成电路用磷铜阳极的要求。集成电路用磷铜阳极相较与普通阳极，要求控制的杂质种类更多，更加苛刻。对于铜原料纯度的要求要高出普通阳极至少一个数量级以上。

3.3 磷铜阳极的晶粒尺寸

随着集成电路封装和晶圆电镀铜的发展，除了要求电镀过程中形成一层致密、均匀、无空洞和无缝隙的铜镀层外，还要求通过电镀来解决高厚径比结构、微通孔和多层通孔电镀的问题。这就要求磷铜阳极的晶粒尺寸要细小均匀，同时磷含量分布均匀。因为只有这样才能保证黑色的Cu3P镀膜均匀，从而保证在相同电流和酸性环境条件下，Cu2+ 的电离以及结合均匀，形成均一的镀膜。

Kenji Yajima[10] 等人认为电镀阳极的晶粒尺寸和大小在电镀过程中对黑膜的影响很大，但它最好为再结晶结构，这样方便黑膜的形成。小的晶粒尺寸无疑是最优的模式，特别是晶粒尺寸小于10μm是最优的尺寸，但是考虑到成本的因素，平均晶粒尺寸在10－50μm都是比较好的。再结晶后平均晶粒尺寸如果超过50μm，阳极表面形成的黑膜趋向于分离。因此最优的晶粒尺寸应为15－35μm。

图3显示了不同晶粒尺寸的集成电路用磷铜阳极的微观组织照片。由于磷的质量百分含量都约为0.05%左右，因此磷元素都以固溶的形态存在于基体中。晶界上没有明显的第二相或其它组织，因此是典型的纯铜微观组织结构。在图3（a）中可以看到不同的晶粒尺寸，有的很小约几微米，有的很大约几百微米，这样的组织结构是非常不均匀的，可能导致富含在晶内或晶界的P元素分布很不均匀，从而导致在电镀过程中Cu3P黑膜的膜厚不均匀，影响电镀效果，因此这样的组织是要尽量避免的。图（b）和图（c）的平均晶粒尺寸分别为10μm和42μm，而且从金相组织照片看，晶粒分布均匀，方向随机，这样的组织使得P元素的分布均匀，Cu3P黑膜的膜厚均匀，电镀效果会非常好。图（d）的晶粒尺寸约为158μm，由于晶粒过大，很容易引起Cu3P黑膜不够致密，这样使得Cu2+ 的电离速度不相同，引起镀层不够致密，厚度不够均匀，此类组织也不是最佳的组织结构。

在制备磷铜阳极的过程中，由于通常都采用的高纯铜进行熔炼，在凝固过程中，由于杂质含量少，往往形成大晶粒尺寸的磷铜铸锭。然后，再通过塑性变形和热处理结合的方法来细化晶粒尺寸，以满足集成电路行业的要求。

3.4 磷铜阳极中的含氧量

磷铜阳极中本身不希望含有大量的氧，因为当氧含量高时，极易生产Cu2O和CuO的两种化合物，会导致Cu2O和CuO分布于晶界处，分布不均匀，影响电镀效果。由于含氧量的不均匀，会导致磷铜阳极电解时产生阳极钝化，使得阳极失去了原有的特性，电镀平衡破坏，影响电镀质量。因此，专利[10]认为，如果O含量高于2ppm, 电极表面的黑膜，很容易受到破坏，而O含量小于0.1ppm时，从生产的角度和成本控制的角度来说，都过高。因此集成电路用磷铜阳极的氧含量在0.1－2ppm比较合适，最优的氧含量为0.4-1.2ppm.

4 结论和展望

采用双大马士革工艺（Dual Damascene）制备的集成电路互连线要求的磷铜阳极必须具备如下条件：① 磷元素的含量在0.04%－0.065%，且分布均匀。②制备的磷铜阳极的高纯铜原料至少保证纯度大于99.99%。③磷铜阳极的最佳晶粒尺寸为小于50微米，且晶粒尺寸均匀无分层。④磷铜阳极的含氧量在0.4-1.2ppm为佳。

集成电路互连线用磷铜阳极的研究正在朝着大尺寸、长寿命和低消耗的方向发展。还有很多方面都有待研究：如何通过合理的熔炼方式、冷却方式和热处理方式保证磷元素的分布均匀；如何通过合理的变形工艺和热处理工艺，保证晶粒尺寸的细小，均匀，无明显的分层现象；如何合理的设计阳极的表面形状，增大溶液接触面积，保持电镀液的稳定性；如何通过调整电流参数、添加剂、硫酸和硫酸铜等参数来得到低电阻、高致密度和平整的镀层等。

参考文献

[1] 徐赛生，曾磊，顾晓清等，添加剂对铜互连线脉冲电镀的影响[J];中国集成电路，2008 No.7:61-64

[2] 程良，邝少林，周腾芳，再谈硫酸盐光亮镀铜的磷铜阳极[J]，电镀与涂饰，1999 No.6:20-26

[3] St. Rashkov, L. Vuchkov, The kinetics and mech- anism of the anodic dissolution of phosphorus- containing copper in bright copper plating electrolytes[J], Surface technology 14（1981） 309-321

[4] 沈希宽等, 印刷电路技术，北京，科学出版社，1987:204

[5] 吴以南等, 材料表面技术及其应用手册（电镀篇），北京，机械工业出版社，1998:123

[6] 张立轮，镀铜工艺中基础电镀材料的技术发展及进步[J]，印刷电路信息，2004 No.5:21-25

[7] 赵金敏，铜都铜业铜材厂磷铜产品营销环境分析[J]，铜陵职业技术学院学报，2006 No.4:37-39

[8] 丁士启，王金海，李卫，一种阳极磷铜合金材料的加工方法[P],CN 100453667C,2 009.01.

[9] 相场玲宏，冈部岳夫，电解镀铜法、电解镀铜的磷铜阳极和利用所述方法及阳极镀铜的半导体晶片[P],WO2003/078698,2003.09.

[10] Kenji Yajima, Akihiro Kakimoto, Hideyuki Ikenoya, Phosphorized copper anode for electroplating[P], US 6783611 B2,2004.8.31

[11] 王为、刘学雷、巩运兰；硫酸盐镀铜溶液中铜阳极性能的研究[J]，材料保护，2001 No.9:10-11

作者简介

集成电路工艺篇9

――首钢nec参观感受

XX年7月4日，今天早上九点我们微电子04级全体同学在首钢nec门口集合，在姜老师和鞠老师的带领下跟随首钢nec工作人员开始了我们的参观实习。虽然天气炎热，但是同学们秩序井然，而且大家参观的热情高涨，充满了兴奋与好奇。

在工作人员的陪同下，我们来到了首钢nec的小礼堂，进行了简单的欢迎仪式后，由工作人员向我们讲解了集成电路半导体材料、半导体集成电路制造工艺、集成电路设计、集成电路技术与应用前景和首钢nec有限公司概况，其中先后具体介绍了器件的发展史、集成电路的发展史、半导体行业的特点、工艺流程、设计流程，以及sgnec的定位与相关生产规模等情况。

ic产业是基础产业，是其他高技术产业的基础，具有核心的作用，而且应用广泛，同时它也是高投入、高风险，高产出、规模化，具有战略性地位的高科技产业，越来越重视高度分工与共赢协作的精神。近些年来，ic产业遵从摩尔定律高速发展，越来越多的国家都在鼓励和扶持集成电路产业的发展，在这种背景下，首钢总公司和nec电子株式会社于1991年12月31日合资兴建了首钢日电电子有限公司（sgnec），从事大规模和超大规模集成电路的设计、开发、生产、销售的半导体企业，致力于半导体集成电路制造（包括完整的生产线――晶圆制造和ic封装）和销售的生产厂商，是首钢新技术产业的支柱产业。公司总投资580.5亿日元，注册资金207.5亿日元，首钢总公司和nec电子株式会社分别拥有49.7％和50.3％的股份。目前，sgnec的扩散生产线工艺技术水平是6英寸、0.35um，生产能力为月投135000片，组装线生产能力为年产8000万块集成电路，其主要产品有线性电路、遥控电路、微处理器、显示驱动电路、通用lic等，广泛应用于计算机、程控和家电等相关领域，同时可接受客户的foundry产品委托加工业务。公司以“协力·敬业·创新·领先，振兴中国集成电路产业”为宗旨，以一贯生产、服务客户为特色，是我国集成电路产业中生产体系最完整、技术水平最先进、生产规模最大的企业之一，也是我国半导体产业的标志性企业之一。

通过工作人员的详细讲解，我们一方面回顾了集成电路相关的基础理论知识，同时也对首钢日电的生产规模、企业文化有了一个全面而深入的了解和认识。随后我们在工作人员的陪同下第一次亲身参观了sgnec的后序工艺生产车间，以往只是在上课期间通过视频观看了集成电路的生产过程，这次的实践参观使我们心中的兴奋溢于言表。

由于ic的集成度和性能的要求越来越高，生产工艺对生产环境的要求也越来越高，大规模和超大规模集成电路生产中的前后各道工序对生产环境要求更加苛刻，其温度、湿度、空气洁净度、气压、静电防护各种情况均有严格的控制。

为了减少尘土颗粒被带入车间，在正式踏入后序工艺生产车间前，我们都穿上了专门的鞋套胶袋。透过走道窗户首先映入眼帘的是干净的厂房和身着“兔子服”的工人，在密闭的工作间，大多数ic后序工艺的生产都是靠机械手完成，工作人员只是起到辅助操作和监控的作用。每间工作间门口都有严格的净化和除静电设施，防止把污染源带入生产线，以及静电对器件的瞬间击穿，保证产品的质量、性能，提高器件产品成品率。接着，我们看到了封装生产线，主要是树脂材料的封装。环氧树脂的包裹，一方面起到防尘、防潮、防光线直射的作用，另一方面使芯片抗机械碰撞能力增强，同时封装把内部引线引出到外部管脚，便于连接和应用。

在sgnec后序工艺生产车间，给我印象最深的是一张引人注目的的海报“一目了然”，通过向工作人员的询问，我们才明白其中的奥秘：在集成电路版图的设计中，最忌讳的是“一目了然”版图的出现，一方面是为了保护自己产品的专利不被模仿和抄袭；另一方面，由于集成电路是高新技术产业，毫无意义的模仿和抄袭只会限制集成电路的发展，只有以创新的理念融入到研发的产品中，才能促进集成电路快速健康发展。

在整个参观过程中，我们都能看到整洁干净的车间、纤尘不染的设备、认真负责的工人，自始至终都能感受到企业的特色文化，细致严谨的工作气氛、一丝不苟的工作态度、科学认真的工作作风。不可否认，我们大家都应该向他们学习，用他们的工作的态度与作风于我们专业基础知识的学习中，使我们能够适应目前集成电路人才的需求。

这次参观，由于集成电路生产自身的限制，我们只能通过远距离的参观，不能进一步向技术工人请教和学习而感到遗憾，总的来说，这次活动十分圆满。

集成电路工艺篇10

1特色工艺平台之一eNVM平台

eNVM工艺平台的主要应用产品如图2所示，在国内市场上有着很大的市场需求空间。 二代身份证卡、SIM卡、社保卡、银行卡、电子门票等芯片都是使用eNVM工艺制造的。华虹NEC始终密切关注着这个领域的市场和技术发展态势，顺应其发展方向，进行技术创新升级，从0.35微米发展到现在的0.13微米工艺，华虹NEC一直保持着嵌入式非挥发性存储器技术的领先地位。EF130 （0.13um eFlash 嵌入式闪存） 工艺是华虹NEC最新推出的的工艺平台，该工艺采用SONOS技术（Silicon Oxide Nitride Oxide Silicon），具有业界极具竞争力的性价比，进一步降低了智能卡、MCU和SoC等产品的生产成本。

与传统浮栅（Floating Gate）闪存单元结构相比，SONOS的主要优点是工艺简单，制造成本低，与标准CMOS工艺高度兼容性性以及更高的可靠性与更低静态功耗等。

EF130工艺平台拥有中大容量的嵌入式闪存IP，齐全的模拟IP，高速静态随机存储器和低功耗设计库，高性能的IO单元以及完善的产品和测试方案。产品平台具备拓展性的1.6~5.5V宽电压支持能力。嵌入式闪存工艺在工业温度范围内已达到业界领先的可靠性指标，运用该技术平台开发的产品的擦写寿命超过20万次，数据保存时间可达10年以上。该工艺同时具有极低的静态功耗，相当于同类工艺产品的10%的。其特性使产品更具竞争优势。

SONOS 嵌入式闪存工艺正在成为主流非挥发性存储器工艺，特别适合智能卡应用。华虹NEC EF130平台具有丰富和全面的Lib/IP，以及完善设计平台，可以在智能卡市场日益升级的市场竞争环境下，为客户提供又一新的支持，引领智能卡市场继续前行。

2特色工艺平台之一BCD平台

BCD是一种单片集成工艺技术。1986年由意法半导体（ST）公司率先开发成功，这种技术能够在同一芯片上制作双极型（bipolar）、CMOS型和DMOS 器件，简称为BCD工艺。BCD工艺综合了双极器件高跨导、强负载驱动能力，CMOS器件集成度高、低功耗的优点以及功率器件高耐压、高效率及可降低芯片功耗等优点。DMOS器件在开关模式下工作，功耗极低，不需要昂贵的封装和冷却系统就可以将大功率传递给负载，低功耗是BCD工艺的一个主要优点之一。BCD工艺的主要应用在需要高压大电流的电源管理（电源和电池管理与保护）的领域，例如显示驱动、汽车电子、工业控制等。在显示驱动和电源管理两大市场强力驱动下，BCD工艺备受关注，成为IDM公司与晶圆代工厂Foundry的开发重点与竞争焦点。

由图4可以看出，在需要大电流的40~100V之间的电压范围，BCD技术是实现高集成度、高电压和低成本的最佳方案。BCD工艺朝着高压、高功率、高密度三个方向分化发展。高密度BCD主要的电压范围是5～50V，一些汽车电子应用会到70V。在此应用领域，BCD技术将集成越来越复杂的功能，今天，有的产品甚至集成了非挥发性存储器。许多电路集成密度较高，需要采用数字设计的方法（如集成微控制器）来实现最佳驱动以提高性能。这代表了持续增长的市场需求，即将信号处理器和功率激励部分同时集成在同一块芯片上。高密度BCD不仅仅是缩小了系统体积，减轻了重量，更带来了高可靠性，减少了各种电磁接口。有着非常广阔的市场应用前景。代表了BCD工艺的主流方向，也是最大的应用领域。电源与电池管理与保护、LED驱动与D类功放等是高密度BCD工艺主要应用领域。

早在2005年，华虹NEC就启动了BCD工艺的开发，现已经成功推出了BCD350 （0.35 微米BCD）与Non-epi BCD350 （非外延 0.35um BCD）两套BCD工艺技术平台，并成功导入量产。华虹NEC在这两个工艺平台开发过程中 积累了丰富的开发经验，现正在开发0.18微米 BCD工艺平台，以期为国内自主开发的电源管理和SOC芯片提供制造和生产技术平台，为实现高端电源管理和SOC芯片的国产化贡献力量。图5给出了华虹NEC BCD工艺平台开发路线图。

3结束语