数字频率计范文

导语：如何才能写好一篇数字频率计，这就需要搜集整理更多的资料和文献，欢迎阅读由公文云整理的十篇范文，供你借鉴。

篇1

【关键词】单片机 数字频率计 设计

数字频率计又称为数字频率计数器是近代电子技术领域的重要测量工具之一，同时也是其他许多领域广泛应用的测量仪器，是计算机，通讯设备，音频视频等科研生产领域不可或缺的测量仪器，它是一种十进制数字显示被测信号频率的数字测量仪器。数字频率计是在规定的基准时间内把测量的脉冲数记录下来，换算成频率并以数字形式显示出来。数字频率计用于测量信号（方波，正弦波或其他周期信号）的频率，并用十进制数字显示，它具有精度高，测量速度快，读数直观，使用方便等优点。

基于单片机的数字频率计的设计，目的是设计一款数字频率计，能够测量1 Hz～20 MHz的数字频率，包括三角波、正弦波及方波的测量，支持0.5 V～20 V电压。本频率计的特点是突破普通单片机频率计喜欢选用的直接测量法，选择了高频用多周期同步法，低频用周期法来测量频率。这样可以使频率计达到更高的精度。而且本频率计通过程序来控制分频芯片自动分频，无需测量者对信号进行预估计，超出测量范围会自动警报，更加人性化。

那么单片机和数字频率计的关系呢？为了实现智能化的技术，测频实现宽领域，高精度的频率计，一种有效的方法是将单片机用于频率计的设计中去。单片机数字频率计以其可靠性高，体积小，价格低，功能全等优点，广泛的应用于各种智能仪器中，这些智能仪器校核以及测量过程的控制中，达到了自动化传统仪器中的开关和按钮被键盘所代替，测试人员在测量时只需按需要按的键，省掉了很多繁琐的人工操作，而采用lcd液晶显示器能够清楚明了的显示出测得的实验数据。单片机测量的频率精度高，速度快，在测量频率时，能够很好的解决测量精度和测量时间的矛盾。同时还具有时间显示功能，为各种生活工作提供了方便。

随着科学技术与计算机应用的不断发展，以单片机作为核心的测量控制系统层出不穷。在被测信号中，较多的是以模拟和数字开关信号。此外还经常遇到以频率为参数的测量信号。例如流量，转速晶体压力传感以及参变量-频率转换后的信号等等。对于这些以频率为参数的被测信号通常采用测频法，测频率的测量在生产和科研部门中经常使用，也是一些大型系统实时检测的重要组成部分。数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。它不仅可以测量正弦波、方波、三角波、尖脉冲信号和其他具有周期特性的信号的频率，而且还可以测量它们的周期。经过改装，可以测量脉冲宽度，做成数字式脉宽测量仪；可以测量电容做成数字式电容测量仪；在电路中增加传感器，还可以做成数字脉搏仪、计价器等。因此数字频率计在测量物理量方面应用广泛。数字式频率计基于时间或频率的A/D转换原理，并依赖于数字电路技术发展起来的一种新型的数字测量仪器。由于数字电路的飞速发展，所以，数字频率计的发展也很快。通常能对频率和时间两种以上的功能数字化测量仪器，称为数字式频率计（通用计数器或数字式技术器）。

数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，并且与许多电参量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。在数字电路中，数字频率计属于时序电路，它主要由具有记忆功能的触发器构成，计算机及各种数字仪表中，都得到了广泛的应用。在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得尤为重要。测量频率的方法有多种，其中电子计数器测量频率具有使用方便、测量迅速，以及便于实现测量过程自动等优点，是频率测量的重要手段之一。

数字频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则没测一次频率的间隔就越长。闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。本文。数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率，转速，声音的频率以及产品的计件等等。因此，数字频率计是一种应用很广泛的仪器。电子系统非常广泛的应用领域内，到处可见到处理离散信息的数字电路。数字电路制造工业的进步，使得系统设计人员能在更小的空间内实现更多的功能，从而提高系统可靠性和速度。集成电路的类型很多，从大的方面可以分为模拟电路和数字集成电路2大类。数字集成电路广泛用于计算机、控制与测量系统，以及其它电子设备中。一般说来，数字系统中运行的电信号，其大小往往并不改变，但在实践分布上却有着严格的要求，这是数字电路的一个特点。数字集成电路作为电子技术最重要的基础产品之一，已广泛地深入到各个应用领域。

为了实现智能化的技术，测频实现宽领域，高精度的频率计，一种有效的方法是将单片机用于频率计的设计中去。单片机数字频率计以其可靠性高，体积小，价格低，功能全等优点，广泛的应用于各种智能仪器中，这些智能仪器校核以及测量过程的控制中，达到了自动化传统仪器中的开关和按钮被键盘所代替，测试人员在测量时只需按需要按的键，省掉了很多繁琐的人工操作，而采用lcd液晶显示器能够清楚明了的显示出测得的实验数据，这就是其优势之处。

参考文献：

篇2

    关键词:数字频率计74系列集成器件Proteus

    中图分类号:TP39 文献标识码:A 文章编号:1007-9416(2010)08-0006-03

    1 系统结构框图及工作原理

    数字频率计的结构框图如图1所示。工作原理:接通电源后,首先检测一下时钟源是否起振,然后将分频电路得到四种基频信号,待测信号通过放大整形后与时基电路一起送给闸门电路,从闸门电路出来的信号送入低位计数器开始计频,然后由最高位进位信号控制四种基频的选择,再由数据分配器去控制每一个小数点,从而简便的完成了换挡功能。在这里,我们用时基信号的下降沿经反相器去控制锁存信号,将数据读出,再由时基信号的低电平去控制计数器清零,进而保证了锁存是在清零之前,有效地完成两部工作。最后,由译码器将锁存的信号译码后,再由数码管显示出来。

    2 系统功能仿真调试

    应用Protues进行仿真,验证所设计的电路能否将待测信号进行放大整形,能否实现频率测量,能否自动换挡、自动清零,测量高频时有无较大的误差,信号能否起振等。

    2.1 放大整形电路

    2.1.1 调试目的

    测试放大整形电路是否具有放大整形的能,整形出来的波形是否为较为标准的方波信号。

    2.1.2 调试电路

    调试电路如图2所示。

    2.1.3 调试结果

    假设输入正弦波的幅值为2v,其显示结果为如图3所示。

    2.2 计频电路

    2.2.1 调试目的

    调试该频率计能否实现自动换挡、自动清零以及能否测量出0-9.999MHZ的信号频率。

    2.2.2 调试电路

    频率测试电路如图4所示。

    2.2.3 调试结果

    1、待测信号的频率设为888HZ,其四位数码管的显示结果如图5所示。

    2、待测信号频率设为12.58KHZ,其四位数码管的显示结果如图6所示。

    3、待测信号频率设为100KHZ,其四位数码管的显示结果如图7所示。

    4、待测信号频率设为1050KHZ,其四位数码管的显示结果如图8所示。

    3 调试结果分析

    3.1 调试电路已实现的功能

    通过先分步调试后整体调试的方法,本设计已实现了测量范围从0-9.999MHZ的精确频率测量,并且能够自动换挡、自动清零。该数字频率计可主要用于测量正弦波、矩形波、三角波、尖脉冲等周期信号的频率值。

    3.2 调试中遇到的问题和此电路的不足

    在调试的过程中遇到的问题主要在于对逻辑控制电路和闸门电路的调试。刚开始电平出现了黄色和测量高频率时测不出数值的问题,即使测量出来了,也会等很久,而且计出来的值总是比所设的值大一,于是我就将两个锁存端直接连接,缩短了它的反应时间,再用与非门做闸门电路,很好的解决了以上问题,并且计数很精确,所花的时间也很少。该电路的不足之处就是在于如果频率要求更高,那么对元器件的要求就更高,用这一电路就很难实现,就只有用微控制器MCU来完成此类频率计的设计了。

    [参考文献]

    [1] 赵淑范等.电子技术实验与课程设计[M].北京:清华大学出版社,2009.

    [2] 贾更新.电子技术基础实验设计与仿真[M].郑州:郑州大学出版社,2009.

篇3

【关键词】EDA技术；层次化设计；数字频率计

1.引言

EDA技术是近几年迅速发展起来的计算机软件、硬件和微电子交叉的现代电子设计学科，是现代电子工程领域的一门新技术。它是以可编程逻辑器件（PLD）为物质基础，以计算机为工作平台，以EDA工具软件为开发环境，以硬件描述语言（HDL）作为电子系统功能描述的主要方式，以电子系统设计为应用方向的电子产品自动化设计过程。随着电子设计技术的发展，20世纪90年代EDA技术得到全新的发展。这一阶段的主要特征是采用“自顶向下”的设计理念，实现整个系统设计过程的自动化。

层次化设计就是一种自顶向下的设计方法。这种设计是设计者以系统的要求出发，自顶向下地逐步将设计内容细化，最终完成系统的硬件整体设计。其步骤为：首先设计出一个顶层原理图，然后对系统中的每一个模块采用硬件描述语言或原理图的方式对其功能进行描述。

本文以一个2位十进制频率计的设计，详细说明层次化设计方法的运用。

2.数字频率计设计系统的组成

本设计中的数字频率计是一个2位十进制数字频率计，它由3个模块组成：一个测频控制模块cfkz、有时钟使能的2位十进制计数器counter8和锁存译码电路。数字频率计系统的顶层电路原理图如图1所示。

3.各模块电路的设计及仿真

3.1测频控制信号发生器的设计

最简单的频率测量方法就是在1s内对待测信号进行计数。这就要求测频信号发生器cfkz的计数使能信号CNT_EN能产生一个1s脉宽的周期信号，并对频率计的每个计数器的使能端EN进行同步控制。当CNT_EN为低电平时，停止计数，并保持其所计的数；在停止计数期间，首先需要一个锁存LOCK的上升沿将计数器在前一秒钟的计数值锁存进锁存器，由外部的七段译码器译出并稳定显示。锁存信号之后，必须有一清零信号CLR对计数器进行清零，为下一秒钟的计数做准备。高电平时，允许计数。测频控制信号发生器由图2的电路原理图来实现，计数使能信号CNT_EN是一个脉宽为1s、频率为0.5Hz的脉冲，锁存信号LOCK和清零信号CLR相继出现在停止计数以后。

将该模块的电路设计通过Quartus II软件进行输入、编译、逻辑综合和功能仿真，验证设计的正确性。

3.2 2位十进制计数器的设计

该计数器用两片可预置的双时钟十进制可逆计数器74192和两片BCD码7段显示译码器74248组成。计数脉冲是上升沿有效，十位的计数脉冲采用个位最高位取反，是为了使两位更好地保持同步。（该电路模块见图1）

3.3 锁存译码器的设计

该锁存译码器由一片8位锁存器74374及2片七段BCD译码器74248构成。其作用是使显示的数据稳定，不会由于周期性的清零信号而不断闪烁。（该电路模块见图1）

4.顶层电路的设计

使用Quartus II的原理图输入法完成各模块原理图的输入，将各模块进行编译、仿真，再生成各模块的默认电路符号。建立系统顶层原理图文件，调用各模块电路符号，完成图1的顶层电路原理图设计，并进行编译、仿真、硬件测试等。最后将设计结果下载到指定的CPLD芯片，连接硬件电路，最终完成整个系统的设计。

5.结束语

层次化设计方法在现代数字电路设计中有着明显的优势，越来越受到设计者的欢迎。对一个复杂的数字电路系统，若我们采用传统电路设计方法，工作量较大，而且也容易出错。运用自顶向下的层次化设计方法，使设计进一步细化，分模块设计，条理清晰，整个复杂的系统设计变得容易调试，缩短了设计时间，准确性和可靠性大大提高。

参考文献：

[1]廖超平. EDA技术与VHDL实用教程[M].北京：高等教育出版社，2010.6.

[2]康华光.电子技术基础（数字部分）[M].北京：高等教育出版社，2001.

篇4

【关键字】频率；MSP430；CAP；占空比

1、前言

在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案，测量结果都有密切的关系，因此频率测量在科技领域和实际应用中的作用一日益重要，在广播、电视、电讯、微电子技术等现代科学领域中有广泛的应用。传统的频率计采用组合电路和时序电路等大量硬件电路构成，产品不但体积大，运行速度慢，而且在测低频信号不宜采用。本系统基于MSP430F149单片机的智能频率测量系统，具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点。

2、芯片介绍

MSP430F149是美国德仪公司推出的系列超低功耗控制器中的一种，基于真正的16位RISC CPU内核，16位总线结构，MSP430F149的电源电压工作范围1.8～3.3V，在1MHz时钟条件下，最大工作电流仅有350uA，具有五种低功耗模式，在不同的工作模式下，工作电流可下降到70～0.1uA，具有超低功耗。MSP430F149 MCU片内包括60KB闪存、2KB RAM、12位ADC、2 USART、硬件乘法器等多个高性能数据转换器接口，既能作为带有比较器的简便低功耗控制器，又能作为完整的片上系统使用。

3、设计方案

该系统不仅具有0MHz～10MHz范围内无档切换的等精度测量的基本功能，同时还能测量占空比。主要由信号采集模块、信号处理模块、MCU微控模块、电源模块4部分组成，辅以人机接口（主要有独立式键盘模块和数码显示模块）。单片机对采集到的信号加以处理以及控制人机接口的键盘和显示模块。显示模块主要显示频率和占空比，键盘模块主要用于频率测量和占空比测量之间的切换。

4、硬件设计

系统由信号放大、信号整形、捕捉计数和显示几大部分构成，放大部分采用OP27放大器模块，它将低失调和漂移与高速和低噪声结合在一起，这使得OP27供精密的仪表应用是很理想的。整形部分采用LM311比较整形模块，它是一种常见的线性比较器，广泛用于比较及整形电路中。捕捉计数部分则采用MSP430F149捕捉计数模块，运用了Timer_A的捕捉和比较单元中的捕捉模式，当捕捉/比较控制寄存器的CAP=1选择捕捉模式。显示部分用LED显示，其硬件结构简单、软件编程方便、价格低廉的特点。

5、软件设计

软件的主要工作是整形电路送至单片机的信号的处理以及LED数码管的显示。Timer_A是一个16位的定时/计数器，拥有3个捕捉/比较寄存器，信号频率的测量就是利用MSP430F149内部自带的这个捕捉模块来测量的，此处的中断是判断两次捕捉时间差信号是否为捕捉事件，若是则计算两次捕捉时间差信号即测得了其频率，若不是则返回，MSP430F149单片机的P12作为捕捉信号的输入端，测量该信号的频率，其软件流程图如图2。

6、系统调试

（1）电源部分的调试：因为电源对一个系统是最关键的，如果电源不稳定，系统不能正常工作。

（2）集成运放应用电路的调试：在调试中应注意以下问题，否则会损坏器件。

1>电源接地端应良好接地。

2>应在切断电源情况下更换元器件。

3>线性应用电路在加信号前应先进行调零和消振。

将函数信号发生器的信号输入到OP27的输入端，同时将双踪示波器的X输入端接到运放的输入端，Y输入接到运放的输出端，观察两个波形，看其放大倍数是否符合要求。

（3）比较整形电路的调试：将OP27放大电路输出的模拟信号加入到LM311的输入端，比较器动态调试时，将函数信号发生器的信号输入到OP27的输入端，同时将双踪示波器的X输入接到OP27的输入端，将Y输入接到比较器的输出端，观察波形。

（4）显示模块的调试：调试数码管显示的数码与模式选择的对应情况。

（5）总体调试：完成以上4个步骤后，把它们连接起来，总体调试，直到完成任务为止。

7、总结

经过不断的努力，系统成功的达到设计的要求，此仪器所测结果精度较高，并且价格较低，结构简单，运行稳定，控制简单，易于维修等，是一款经济型的频率测试仪。

参考文献

[1]沈建华，杨艳琴，翟骁曙.MSP430.系列16位超低功耗单片机原理与应用[M].北京：清华大学出版社，2004.

篇5

关键词:数字频率计；函数信号发生器；闸门时间

Abstract:Adigitalfrequencymeterdesignedbyusingequalprecisionmeasurement,haverealizedthefrequencymeasurement.Itintroducesthehardwareconstructionmethodofequalprecisiondigitalmeasurementfrequency.Thismethodiseasyandconvenient.

Keywords:Digitalfrequencymeter;Functionsignalgenerator;Theintervalbetweentheopeningandclosingofthelockgate

1.引言

随着无线电技术的发展与普及，"频率"已成为广大群众所熟悉的物理量。调节收音机上的频率刻度盘可使你选听到你所喜欢的电台节目；调节电视机上的微调旋钮可使电视机对准电视台的广播频率，获得图像清晰的收看效果，这些已成为人们的生活常识。

人们在日常生活、工作中更离不开计时。学校何时上、下课？工厂几时上、下班？火车、班机何时起飞？出差的亲人几日能归来？┈┈，这些都涉及到计时。频率、时间的应用，在当代高科技中显得尤为重要。例如，邮电通讯，大地测量，地震预报，人造卫星、宇宙飞船、航天飞机的导航定位控制都与频率、时间密切相关，只是其精密度和准确度比人们日常生活中的要求高得多罢了。

本次设计主要采用直接测频法制成一个测量范围在0~9999Hz的频率计。该频率计的闸门信号的采样时间为1s，并采用4位数码显示，输入信号幅度范围0.8~5V。它不仅可以测量正弦波、方波、三角波和尖脉冲信号的频率，而且还可以测量它们的周期。

篇6

关键词 谷子；绿色食品；栽培技术

中图分类号 S515.048 文献标识码 B 文章编号 1007-5739（2014）01-0081-01

谷子为禾本科植物，粮草兼用，耐瘠薄、耐干旱、耐贮藏、适应性广。谷子去壳后称为小米，小米介于粗粮和细粮之间，其味美易消化且营养丰富，含有人体所必需的色氨酸、赖氨酸，还含有防癌的健康元素硒。随着生活水平的提高，人们对健康食品的需求也不断增加，小米粥、小米饭逐渐走上餐桌，而且由于其营养丰富，日益成为老幼、体质虚弱者的最佳补品。谷子在四平地区生产栽培已有多年历史，四平地区小米以色泽好、口感佳著称，在国内外市场颇受好评。随着中国加入国际世贸组织，迫切需要不断提高小米的生产栽培技术，严格按照绿色食品生产要求，保证产品安全、优质、营养、无污染，以满足国内外市场的需求。绿色食品谷子在发展中应该高度重视其栽培过程中的各个环节，确保绿色食品的天然本色，真正达到无公害，成为让消费者食用放心、安全的食品。绿色食品发展前景广阔，食品谷子必将随着人们生活水平的日益提高而倍受青睐。现将谷子的标准生产栽培技术总结如下。

1 选地整地

选择土壤质地松软、肥力较高、地势高燥、排水良好、农药残留量低的地块，前茬最好选择豆类作物，其次选择前茬玉米、高粱、马铃薯、甘薯等作物地块。精细整地，做到防旱保墒。整地过程包括除茬、耕翻、耙、压等，耕翻深度为17～20 cm，翻后立即耙压[1]。

2 品种选择与种子处理

谷子品种选择米质优良、籽粒整齐、抗逆性强的当地农家品种酥粮白（白米）和主栽品种8638（黄米），发芽率不低于85%。选种方式选用风车或簸箕进行风选。播种前7 d将谷子在太阳光下晒2～3 d，以杀死病菌源，防止病害发生，提高种子发芽率和发芽势。用立克秀进行包衣，防治黑穗病[2]。

3 适期播种

根据谷子的生育期和土壤水分、温度的变化规律确定播种期，化石戈乡谷子的播种适期在5月上中旬，最晚要在5月底前播种。此时10 cm地温稳定在10 ℃以上，种子出土快，出苗整齐，病害轻。由于四平市地处辽西半干旱地区，为了保墒和保全苗，采取开沟接墒播种，踩低格子后施肥、覆土、镇压，做到一次播种保全苗。机播用种15～18 kg/hm2，条播用种7.5 kg/hm2，覆土深度为3～4 cm。种植密度因品种、土壤肥力、播种期不同而异，平肥地保苗密度为45.0万～52.5万株/hm2。山坡地保苗密度为37.5万～45.0万株/hm2，矮秆株型、紧凑品种宜密，土壤肥力高宜密，播种期晚宜密[3]。

4 适时间定苗

在谷苗2叶1心时进行1～2次压青蹲苗，于每天11：00—16：00进行，可用鸭蛋滚镇压或人工踩青。要在三叶期间苗，五叶期定苗，清除多余及杂株、病株和杂草，留下整齐健壮苗。间苗时用手锄清除杂草，松土保墒，诱发次生生长，增强抗旱、抗风能力。定苗时进行浅中耕，深度为3～4 cm，拔节后进行1次深中耕，深度为7～8 cm[4]。

5 肥分管理

根据绿色食品肥料的使用标准，以农家肥为主，辅助施用少量的化学合成肥料。在谷子播种前施用优质农家肥22.5 t/hm2，保证谷子生产所需的微量元素，从而保证小米的香味。口肥使用由化石戈乡农科站提供的绿色食品谷子专用生物菌肥，施用量375 kg/hm2，在谷子拔节时，结合趟地追施尿素75 kg/hm2。

6 病虫害防治

以预防为主，防治结合，农科站建立的绿色食品农药专柜销售A级绿色食品生产中限量使用，用限定的化学合成农药替代高毒、高残留农药，因为高毒、高残留农药能引起二次中毒，致畸、致癌，致突变，对植物、生物、环境有害。谷子的常见病虫害主要是谷子粘虫、蝼蛄、金针虫等地下害虫。谷子粘虫用80%敌敌畏乳油1 000倍液1 500～2 250 mL/hm2喷雾。蝼蛄、金针虫等地下虫通过耕翻土地，清除杂草，可减少虫卵和幼虫基数，有效减轻虫害发生。化学防治施毒土，用辛硫磷50%乳油1 500 mL/hm2对水750 mL混入过筛细干土300 kg中，条施在播种沟内。谷子收获前20 d停止使用化学合成农药防治病害。

7 适时收获，脱粒加工

在完熟期收获，当籽料变硬，呈固有粒形和粒色时及时收获，根据品种采取单收、单运、单脱粒，防止与普通谷子混杂，脱粒过程中不能有碎石、土块、秸秆等杂物混入其中。放在通风干燥处储藏。绿色食品谷子加工，用专用加工厂房，严格控制可能的污染源，生产人员应持有健康证，经过培训上岗。管理完善，有完整的生产记录，做到化石戈小米无毒、无公害、天然、营养。

8 参考文献

[1] 李玲，孙文松，杨正书，等.谷子无公害绿色生产栽培技术规程[J].杂粮作物，2004（6）：347-348.

[2] 高立起，石爱丽，栾素荣，等. 绿色优质谷子栽培技术[J].现代农业科技，2011（18）：87.

[3] 李营，刘永莉，李原有.优质、高产谷子栽培技术[J].生物技术世界，2012（6）：47-48.

篇7

关键词 直接频率合成器（DDS） fpga 频率分辨率

一、引言

直接数字频率合成器（DirectDigitalSynthysizer，DDS）是随微电子技术出现的一种新数字频率合成技术，它在相对带宽、具有调制功能、相位连续性、相位噪声小、高分辨率和集成化等一系列性能指标方面超过了传统频率合成技术。目前，大多任意波形发生器是基于专用的DDS（直接频率合成器）芯片设计完成，但其芯片固化，灵活性较差。因此，基于上述原因，本文提出基于fpga（现场可编程门阵列）设计任意波形的方案。

二、DDS的工作原理和组成结构

DDS的组成原理

DDS系统的核心是N位相位累加器，即由一个N位全加器和N位累加寄存器组成。时钟脉冲每触发一次，累加寄存器就会将上一时刻输出的累加相位数据反馈到N位全加器，并和全加器输入的相位控制字K相加。然后，它把相加结果送至累加寄存器的数据输入端，使得相位累加器在下一个时钟作用下继续与相位控制数据相加。其中，每一个相位在线性查找表中有对应幅值，当相位累加器溢出时便完成一个周期动作，称为DDS合成信号的一个频率周期，同时相位累加器的溢出频率就是DDS输出的信号频率。最后，输出数据经DAC进行D/A变化，并经一个低通滤波器得到完整的正弦（或余弦）波。

每一个相位都对应一个特定幅值，当相位走完一个周期后对应的幅度也走完一个周期，这是DDS的相位与幅值之间的基本原理（如图2）。DDS波形输出频率f0和时钟频率fc和时钟控制字k间的关系为：f0=fck。

其中k为频率控制字，N为相位累加器的输出宽度，当k=1时可以得到系统的最小输出频率公式：f=fc。f为DDS的最小分辨频率，由式可知系统最小分辨频率与相位累加器输出位数宽度N有关，假设N=32，fc=25hz则系统的最小分辨频率为0.00582hz。按照抽样定律，最高输出频率为采样频率的，但因包括低通滤波器在内的各种杂散频率影响，一般只能达到40%fc。所以采用DDS技术几乎可以合成从直流到0.4fc内的所有的频率。

三、基于fpga的DDS的硬件实现

1、fir滤波器设计

基于以上原理，为更好抑制系统中产生的杂散噪声，并为获得更高输出带宽，本文在传统硬件结构基础上做如下：第一，为得到更高的系统时钟在fpga中嵌入PLL（锁相环），把输入频率提高到100MHZ，作为整个系统的时钟信号；第二，为更好抑制杂散噪声与简化模拟低通滤波器设计复杂度，本文在DAC模块前，增加一个21阶，截止频率40MHZ，采用汉明窗技术设计出带外衰减较大的FIR滤波器模块。

2、相位累加器及线性查找表设计

（1）相位累加器

相位累加器是DDS系统中重要的模块，可通过增加相位累加器位数，来达到较高精度。但这增加了系统复杂度，限制整个系统速度。而流水线技术是高速电路中常用的技术，利用流水线技术能够提高系统转换速率、工作频率及精度。

流水技术的主要思想，是把一个复杂计算步骤拆分成多个简单步骤。本文是把一个32位累加运算，拆分为四个8位累加运算，总共形成了四级流水结构。

（2）线性查找表

理论上，一个周期内采样点数越多，输出波形精度越高。但采样点数增加，则需更多存储空间。为了解决这个问题，人们提出以下两种方法：一是，利用CORDIC及其改进方法设计DDS；二是，利用抽样定理，存储最少的抽样点数；三是，利用波形的对成型只存储1/4周期的数据。因此，它里面存储的是完整的1/4正弦（余弦）信号的幅值信息。在这里我们选择设计占用资源较少，输出波形信号质量较好的方法三。首先利用matlab设计出所需幅值数据，其次把数据存储在存储单元中。这里我们所设计的存储单元采用的是Altera公司提供的ROM的IP核，设计出深度为256，宽度为8的存储单元。

四、测试与结果分析

在完成整个波形设计后，对整个系统进行功能测试，测试选用Tektronix的带宽为100MHZ的示波器。测试如下参数：

波形：正弦波。

频率范围（正弦波）：>20MHZ；

频率分辨率：0.023HZ；

电压幅度50mv～5v；

波形幅度分辨率：8比特；

下面波形是通过Tektronix示波器测出来的波形和它们的频谱（如图1），可以清晰地看到波形的峰峰值、频率、幅度和谱线等参数。

从实验结果看，输出波形在设定参数内的输出光滑平整。由此可见设计的结果与理论是接近的，说明设计结果正确。

五、结论

篇8

1、学习数字电路中D触发器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路的综合运用；

2、熟悉智力竞赛抢答器的工作原理；

3、了解简答数字系统设计、调试及故障排除方法。

二、实验原理

下图为四人用的智力竞赛抢答装置线路，用以判断抢答优先权。

智力竞赛抢答器装置原理图

图中F1为四D触发器74LS175，它具有公共置0端和公共CP端，引脚排列间附录；F2为双4输入与非门74LS20；F3是由74LS00组成的多谐振荡器；F4是由74LS74组成的四分频电路；F3、F4组成抢答器中的CP时钟脉冲源。抢答开始时，由主持人清除信号，按下复位开关S，74LS175的输出Q1～Q4全为0，所有发光二极管LED灯均熄灭，当主持人宣布“抢答开始”后，首先做出判断的参赛者立即按下开关，对应的发光二极管点亮，同时，通过与非门F2送出信号锁住其余3个抢答者的电路，不再收受其

他信号，直到主持人再次清除信号为止。

三、实验设备与器件

（1）+5V直流电源

（2）逻辑电平开关

（3）逻辑电平显示器

（4）双踪示波器

（5）数字频率计

（6）直流数字电压表

（7）74LS175，74LS20，74LS74，74LS00

四、实验内容

（1）测试各触发器及各逻辑门的逻辑功能。测试方法参照数字电子技术基础实验的有关内容，判断器件的好坏。

（2）按图10-1接线，抢答器五个开关接实验装置上的逻辑开关，发光二极管接 电平显示器。

（3）断开抢答器电路中CP脉冲源电路，单独对多谐振荡器F3及分频器F4进行调试，调整多谐振荡器10kΩ电位器，使其输出脉冲频率约4kHz，观察F3和F4输出波形及测试其频率。

（4）测试抢答器电路功能。接通+5V电源，CP端接实验装置上连续脉冲源，取重复频率约1kHz。

1）抢答开始前，开关K1，K2，K3，K4均置“0”，准备抢答，将开关S置“0”，发光二极管全熄灭，再将S置“1”。抢答开始，K1，K2，K3，K4某一开关置“1”，观察发光二极管的亮、灭情况，然后再将其他三个开关中任一个置“1”，观察发光二极管的亮、灭有否改变。

2）重复1）的内容，改变K1，K2，K3，K4 任一个开关状态，观察抢答器的工作情况。

3）整体测试。试开实验装置上的连续脉冲源，接入F3和F4，再进行实验。

五、设计报告

（1） 若在图10-1 电路中加一个计时功能，要求计时电路显示时间精确到秒，最多限制为2min，一旦超过限时，则取消抢答权，电路如何改进？

（2） 分析智力竞赛抢答装置各部分功能及工作原理。

篇9

关键词：数字音频功率放大器；NBDD；Dead-Time；开关放大器

中图分类号：TN727 文献标识码：A文章编号：1007-9599 (2011) 10-0000-01

High Efficiency Digital Audio Power Amplifier Design

Dai Changnan

(Hunan People’s Radio Station,Changsha411102,China)

Abstract:Digital audio power amplifier has the characteristic of small volume,light weight and high efficiency,but the components don’t work on ideal condition in reality,so for improving the efficiency of digital amplifier further,through adopting NBDD technology to PWM design,and applying Dead-Time to switching amplifier,this paper proposed an optimize design of high efficiency digital audio power amplifier,which minishing distortion,reducing LPF order,and improving S/N.

Keywords:Digital audio power amplifier;NBDD;Dead-Time;Switching amplifier

近年来，随着数字化优势的体现，很多尚未数字化的领域正在逐步加入到数字化的行列中来。数字化处理后的语音信号在到达模拟功率放大器之前，必须进行D/A转换，以便被功率放大器放大，因此从完全数字化的进程看，功率放大器数字化模式势在必行。

功率放大器通常根据其工作状态分为5类：即A类、AB类、B类、C类和D类。其中，前4类均可直接采用模拟音频信号直接输入，放大后将此信号用以推动扬声器发声。D类放大器比较特殊，它只有通和断两种状态，因此它不能直接输入模拟音频信号，而是需要某种变换后再放大。

数字音频功率放大技术就是采用了全新的放大体制，功放管工作于D类开关状态，与传统模拟功放相比，具有体积小、功率大，与数字音源无缝结合、能有效降低信号间的传递干扰、实现高保真等优势，具有广阔的发展前景。

本文提出了高效数字功率放大器的优化设计方案，将双边带三电平自然采样法（NBDD）脉宽调制技术引入数字功放的脉宽调制设计中，降低了低通滤波器设计阶数、改善了信噪比；通过将Dead-Time技术引入开关放大器的设计中，减小了开关放大器的串通损耗和漏源电容损耗。

一、优化方案实现原理

此方案采用的是两个独立的通道，可单独、同时完成信号的数字处理和功率放大，并可桥接成一个通道进行信号的数字处理和功率放大。每个通道工作在半桥工作模式下，又可桥接成全桥工作模式进行工作。其实现原理如图1所示。

图1.高效数字功率放大器原理图

输入的模拟音频信号首先经隔离放大器进行放大，同时进行低通滤波。低通滤波器采用的是二阶Butterworth低通滤波器，截止频率37kHz，3dB带宽22kHz。滤波过后的信号与反馈回来的音频信号一起送到误差放大器进行误差放大，输出放大的误差音频信号。将放大的误差信号和载波信号送到脉宽调制器，进行NBDD调制产生PWM信号。载波信号是由三角波发生器产生的高线性度的模拟三角波信号，频率为230kHz-280kHz可调。PWM信号插入死区时间（Dead-Time）后送到浮动电源和自举相结合的驱动器进行预放大，放大了的PWM信号驱动由场效应管组成的半桥开关放大器进行功率放大，输出功率PWM信号。经开关放大器放大的PWM信号被采样作为反馈信号送到误差放大器。功率PWM信号送到低通滤波器还原出模拟音频信号。当需要桥接单通道输出时，只需在两半桥输入端送入等幅反相的音频信号，并将负载接于两半桥输出端即可。为了增加模块的可靠性，设计时同时考虑了各种误操作对模块造成的损坏，并提供了故障指示功能，帮助整机及时准确查找问题，便于模块进行维修。

二、结语

本文采用NBDD调制方式对音频信号进行脉宽调制采样，加入Dead-Time后，再经由浮动电源和自举相结合的驱动方式对脉宽调制信号进行放大，放大了的脉宽调制信号驱动半桥工作模式下的开关放大器进行功率放大，实现了高效率数字音频功率放大器的优化设计，在方案设计中所采取的各种优化设计取得了一定的效果，分析计算方法合理可行

参考文献：

篇10

1971年，美国学者J.Tierney等人撰写的“A Digital Frequency Synthesizer”-文首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新给 成原理。限于当时的技术和器件产，它的性牟指标尚不能与已有的技术盯比，故未受到重视。近1年间，随着微电子技术的迅速发展，直接数字频率合成器（Direct Digital Frequency Synthesis简称DDS或DDFS）得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的姣姣者。具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。

1 DDS基本原理及性能特点

DDS的基本大批量是利用采样定量，通过查表法产生波形。DDS的结构有很多种，其基本的电路原理可用图1来表示。

相位累加器由N位加法器与N位累加寄存器级联构成。每来一个时钟脉冲fs，加法器将控制字k与累加寄存器输出的累加相位数据相加，把相加后的结果送到累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位加累加。由此可以看出，相位累加器在每一个中输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的出频率就是DDS输出的信号频率。

用相位累加器输出的数据作为波形存储器（ROM）的相位取样地址。这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。波形存储器的输出送到D/A转换器，D/A转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。

DDS在相对带宽、频率转换时间、高分头放力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。

（1）输出频率相对带宽较宽

输出频率带宽为50%fs（理论值）。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到40%fs。

（2）频率转换时间短

DDS是一个开环系统，无任何反馈环节，这种结构使得DDS的频率转换时间极短。事实上，在DDS的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转换。因此，频率时间等于频率控制字的传输，也就是一个时钟周期的时间。时钟频率越高，转换时间越短。DDS的频率转换时间可达纳秒数量级，比使用其它的频率合成方法都要短数个数量级。

（3）频率分辨率极高

若时钟fs的频率不变，DDS的频率分辨率就是则相位累加器的位数N决定。只要增加相位累加器的位数N即可获得任意小的频率分辨率。目前，大多数DDS的分辨率在1Hz数量级，许多小于1mHz甚至更小。

（4）相位变化连续

改变DDS输出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。

（5）输出波形的灵活性

只要在DDS内部加上相应控制如调频控制FM、调相控制PM和调幅控制AM，即可以方便灵活地实现调频、调相和调幅功能，产生FSK、PSK、ASK和MSK等信号。另外，只要在DDS的波形存储器存放不同波形数据，就可以实现各种波形输出，如三角波、锯齿波和矩形波甚至是任意的波形。当DDS的波形存储器分别存放正弦和余弦函数表时，既可得到正交的两路输出。

    （6）其他优点

由于DDS中几乎所有部件都属于数字电路，易于集成，功耗低、体积小、重量轻、可靠性高，且易于程控，使用相当灵活，因此性价比极高。

DDS也有局限性，主要表现在：

（1）输出频带范围有限

由于DDS内部DAC和波形存储器（ROM）的工作速度限制，使得DDS输出的最高频有限。目前市场上采用CMOS、TTL、ECL工艺制作的DDS工习片，工作频率一般在几十MHz至400MHz左右。采用GaAs工艺的DDS芯片工作频率可达2GHz左右。

（2）输出杂散大

由于DDS采用全数字结构，不可避免地引入了杂散。其来源主要有三个：相位累加器相位舍位误差造成的杂散；幅度量化误差（由存储器有限字长引起）造成的杂散和DAC非理想特性造成的杂散。

2 实现DDS的三种技术方案

2.1 采用高性能DDS单片电路的解决方案

随着微电子技术的飞速发展，目前高超 性能优良的DDS产品不断推出，主要有Qualcomm、AD、Sciteg和Stanford等公司单片电路（monolithic）。Qualcomm公司推出了DDS系列Q2220、Q2230、Q2334、Q2240、Q2368，其中Q2368的时钟频率为130MHz，分辨率为0.03Hz，杂散控制为-76dBc，变频时间为0.1μs;美国AD公司也相继推出了他们的DDS系列：AD9850、AD9851、可以实现线性调频的AD9852、两路正交输出的AD9854以及以DDS为核心的QPSK调制器AD9853、数字上变频器AD9856和AD9857.AD公司的DDS系列产品以其较高的性能价格比，目前取得了极为广泛的应用。AD公司的常用DDS芯片选用列表见表1.下面仅对比较常用的AD9850芯片作一简单介绍。

表1 AD公司的常用DDS芯片选用列表

型  号最大工作(MHz)工作电压（V）最大功耗（mw)备     注AD9832253.3/5120小型封装，串行输入，内置D/A转换器。AD9831253.3/5120低电压，经济，内置D/A转换器。AD9833252.5～5.52010个管脚的uSOIC封装。AD9834502.5～5.52520个管脚的TSSOP封装并内置比较器。AD9835505200经济，小型封装，串行输入，内置D/A转换器。AD9830505300经济，并行输入，内置D/A转换器。AD98501253.3/5480内置比较器和D/A转换器。AD98531653.3/51150可编程数字QPSK/16-QAM调制器。AD98511803/3.3/5650内置比较器、D/A转换器和时钟6倍频器。AD98523003.31200内置12位的D/A转换器、高速比较器、线性调频和可编程参考时钟倍频器。AD98543003.31200内置12位两路正交D/A转换器、高速比较器和可编程参考时钟倍频器。AD985810003.32000内置10位的D/A转换器、150MHz相频检测器、充电汞和2GHz混频器。AD9850是AD公司采用先进的DDS技术1996年推出的高集成度DDS频率合成器，它内部包括可编程DDS系统、高性能DAC及高速比较器，能实现全数字编程控制的频率合成器和时钟发生器。接上精密时钟源，AD9850可产生一个频谱纯净、频率和相位都可编程控制的模拟正弦波输出。此正弦波可直接用作频率信号源或转换成方波用作时钟输出。AD9850接口控制简单，可以用8位并行口或串行口经、相位等控制数据。32位频率控制字，在125MHz时钟下，输出频率分产率达0.029Hz。先进的CMOS工艺使AD9850不仅性能指标一流，而且功耗少，在3.3V供电时，功耗仅为155mW。扩展工业级温度范围为-40～+85摄氏度，其封装是28引脚的SSOP表面封装。

AD9850采用32位相位累加器，截断成14位，输入正弦查询表，查询表输出截断成10位，输入到DAC。DAC输出两个互补的模拟电流，接到滤波器上。调节DAC满量程输出电流，需外接一个电阻Rset，其调节关系是Iset=32（1.248V/Rset），满量程电流为10～20mA。

2.2 采用低频正弦波DDS单片电路的解决方案

Micro Linear公司的电源管理事业部推出低频正弦波DDS单片电路ML2035以其价格低廉、使用简单得到广泛应用。ML2035特性：（1）输出频率为直流到25kHz，在时钟输入为12.352MHz野外频率分辨率可达到1.5Hz（-0.75～+0.75Hz），输出正弦波信号的峰-峰值为Vcc；（2）高度集成化，无需或仅需极少的外接元件支持，自带3～12MHz晶体振荡电路；（3）兼容的3线SPI串行输入口，带双缓冲，能方便地配合单片机使用；（4）增益误差和总谐波失真很低。

ML2035为DIP-8封装，各引脚功能如下：

（1）Vss：-5V电源；

(2)SCK：串行时钟输入，在上升沿将串行数据锁入16位移位寄存器；

（3）SID：串行数据输入，该串行数据为频率控制字，决定6脚输出的频率；

（4）LATI：串行数据锁存，在下降沿将频率控制字锁入16位数据锁存器；

（5）Vcc：+5电源；

（6）Vout：模拟信号输出；

（7）GND：公共地，输入、输出均以此点作为参考点；

（8）CLK IN：时钟输入，可外接时钟或石英晶体。

ML2035生成的频率较低（0～25kHz），一般应用于一些需产生的频率为工频和音频的场合。如用2片ML2035产生多频互控信号，并与AMS3104（多频接收芯片）或ML2031/2032（音频检波器）配合，制作通信系统中的收发电路等。

可编程正弦波发生器芯片ML2035设计巧妙，具有可编程、使用方便、价格低廉等优点，应用范围广泛。很适合需要低成本、高可靠性的低频正弦波信号的场合。

ML2037是新一代低频正弦波DDS单片电路，生成的最高频可达500kHz。

2.3 自行设计的基于FPGA芯片的解决方案

DDS技术的实现依赖于高速、高性能的数字器件。可编程逻辑器件以其速度高、规模在、可编程，以及有强大EDA软件支持等特性，十分适合实现DDS技术。Altera是著名的PLD生产厂商，多年来一直占据着行业领先的地位。Altera的PLD具有高性能、高集成度和高性价比的优点，此外它还提供了功能全面的开发工具和丰富的IP核、宏功能外它还提供了功能全面的开发工具和丰富的IP核、宏功能库等，因此Altera的产品获得了广泛的应用。Altera的产品有多个系列，按照推出的先后顺序依次为Classic系列、MAX（Multiple Array Matrix）系列、FLEX（Flexible Logic Element Matrix）系列、APEX（Advanced Logic Element Matrix）系列、ACEX系列、Stratix系列以及Cyclone等。

Max+plusII是Altera提供的一个完整的EDA开发软件，可完成从设备输入、编译、逻辑综合、器件适配、设计仿真、定时分析、器件编程的所有过程。QuartusII是Altera近几年来推出的新一代可编程逻辑器件设计环境，其功能更为强大。

用Max+plusII设计DDS系统数字部分最简单的方法是采用原理图输入。相位累加器调用lmp_add_sub加减法器模拟，相位累加器的好坏将直接影响到整个系统的速度，采用流水线技术能大幅度地提升速度。波形存储器（ROM）通过调用lpm_rom元件实现，其LPM_FILE的值*.mif是一个存放波形幅值的文件。波形存储器设计主要考虑的问题是其容量的大小，利用波形幅值的奇、偶对称特性，可以节省3/4的资源，这是非常可观的。为了进一步优化速度的设计，可以选择菜单Assign|Globan Project Logic Synthesis的选项Optimize10（速度），并设定Global Project Logic Synthesis Style为FAST，经寄存器性能分析最高频率达到100MHz以上。用FPGA实现的DDS能工用在如此之高的频率主要依赖于FPGA先进的结构特点。