硬件设计论文范文10篇

硬件设计论文范文篇1

系统硬件原理框图如图1所示。系统采用不同的链路口完成输入和输出,可以避免采用总线可能产生的通道冲突。模拟视频信号由AD9883A完成模数转换。AD9883A是个三通道的ADC,因此系统可以完成单色的视频信号处理,也可以完成彩色的视频信号处理。采样所得视频数字信号经链路口输入到ADSP-21160,完成处理后由不同的链路口输出到ADV7125,完成数模转换。ADV7125是三通道的DAC,同样也可以用于处理彩色信号。输出视频信号到灰度电压产生电路,得到驱动液晶屏所需要的驱动电压。ADSP-21160还有通用可编程I/O标志脚,可用于接受外部控制信号,给系统及其模块发送控制信息,以使整个系统稳定有序地工作。例如,ADSP-21160为灰度电压产生电路和液晶屏提供必要的控制信号。另外,系统还设置了一些LED灯,用于直观的指示系统硬件及DSP内部程序各模块的工作状态。

本设计采用从闪存引导的方式加载DSP的程序文件,闪存具有很高的性价比,体积小,功耗低。由于本系统中的闪

存既要存储DSP程序,又要保存对应于不同的伽玛值的查找表数据以及部分预设的显示数据,故选择ST公司的容量较大的M29W641DL,既能保存程序代码,又能保存必要的数据信息。

图2为DSP与闪存的接口电路。因为采用8位闪存引导方式,所以ADSP-21160地址线应使用A20-A0,数据线为D39—32,读、写和片选信号分别接到闪存相应引脚上。

系统功能及实现

本设计采用ADSP-21160完成伽玛校正、时基校正、时钟发生2S、图像优化和控制信号的产生等功能。

1伽玛校正原理

在LCD中,驱动IC/LSI的DAC图像数据信号线性变化,而液晶的电光特性是非线性,所以要调节对液晶所加的外加电压,使其满足液晶显示亮度的线性,即伽玛(Y)校正。Y校正是一个实现图像能够尽可能真实地反映原物体或原图像视觉信息的重要过程。利用查找表来补偿液晶电光特性的Y校正方法能使液晶显示系统具有理想的传输函数。未校正时液晶显示系统的输入输出曲线呈S形。伽玛表的作用就是通过对ADC进来的信号进行反S形的非线性变换,最终使液晶显示系统的输入输出曲线满足实际要求。

LCD的Y校正图形如图3所示,左图是LCD的电光特性曲线图,右图是LCD亮度特性曲线和电压的模数转换图。

2伽玛校正的实现

本文采用较科学的Y校正处理技术,对数字三基色视频信号分别进行数字Y校正(也可以对模拟三基色视频信号分别进行Y校正)。在完成v校正的同时,并不损失灰度层次,使全彩色显示屏图像更鲜艳,更逼真,更清晰。

某单色光Y调整过程如图4所示,其他二色与此相同。以单色光v调整为例:ADSP-21160首先根据外部提供的一组控制信号,进行第一次查表,得到Y调整系数(Y值)。然后根据该Y值和输入的显示数据进行第二次查表,得到经校正后的显示数据。第一次查表的Y值是通过外部的控制信号输入到控制模块进行第一次查表得到的。8位显示数据信号可查表数字0～255种灰度级显示数据(Y校正后)。

3图像优化

为了提高图像质量,ADSP-21160内部还设计了图像效果优化及特技模块,许多在模拟处理中无法进行的工作可以在数字处理中进行,例如,二维数字滤波、轮廓校正,细节补偿频率微调、准确的彩色矩阵(线性矩阵电路),黑斑校正、g校正、孔阑校正、增益调整、黑电平控制及杂散光补偿、对比度调节等,这些处理都提高了图像质量。

数字特技是对视频信号本身进行尺寸、位置变化和亮,色信号变化的数字化处理,它能使图像变成各种形状,在屏幕上任意放缩,旋转等,这些是模拟特技无法实现的。还可以设计滤波器来滤除一些干扰信号和噪声信号等,使图像的清晰度更高,更好地再现原始图像。所有的信号和数据都是存储在DSP内部,由它内部产生的时钟模块和控制模块实现的。

4时基校正及系统控制

由于ADSP-21160内部各个模块的功能和处理时间不同,各模块之间存在一定延时,故需要进行数字时基校正,使存储器最终输出的数据能严格对齐,而不会出现信息的重叠或不连续。数字时基校正主要用于校正视频信号中的行,场同步信号的时基误差。首先,将被校正的信号以它的时基信号为基准写入存储器,然后,以TFT-LCD的时基信号为基准读出,即可得到时基误差较小的视频信号。同时它还附加了其他功能,可以对视频信号的色度、亮度、饱和度进行调节,同时对行、场相位、负载波相位进行调节,并具有时钟台标的功能。

控制模块主要负责控制时序驱动逻辑电路以管理和操作各功能模块,如显示数据存储器的管理和操作,负责将显示数据和指令参数传输到位,负责将参数寄存器的内容转换成相应的显示功能逻辑。内部的信号发生器产生控制信号及地址,根据水平和垂直显示及消隐计数器的值产生控制信号。此外,它还可以接收外部控制信号,以实现人机交互,从而使该电路的功能更加强大,更加灵活。此外,ADSP21160的内部还设计了I2C总线控制模块,模拟FC总线的工作,为外部的具有I2C接口的器件提供SCLK(串行时钟信号)和SDA(双向串行数据信号)。模拟I2C工作状态如图5和图6所示。

系统软件实现

在软件设计如图7所示,采用Matlab软件计算出校正值,并以查找表的文件形式存储,供时序的调用。系统上电

开始,首先要完成ADSP-21160的一系列寄存器的设置,以使DSP能正确有效地工作。当ADSP-21160接收到有效的视频信号以后,根据外部控制信息确定Y值。为适应不同TFT-LCD屏对视频信号的显示,系统可以通过调整Y值,以调节显示效果到最佳。再如图4所示,对先前预存的文件进行查表,得到所需的矫正后的值,然后暂存等待下一步处理。系统还可以根据视频信号特点和用户需要完成一些图像的优化和特技,如二维数字滤波、轮廓校正、增益调整、对比度调节等。这些操作可由用户需求选择性使用。利用ADSP-21160还可以实现图像翻转、停滞等特技。最后进行数字时基校正,主要用于校正视频信号中的行、场同步信号的时基误差,使存储器最终输出的数据能严格对齐,而不会出现信息的重叠或不连续。除了以上所述的主要功能以外,ADSP-21160还根据时序控制信号,为灰度电压产生电路和TFT-LCD屏提供必要的控制信号。另外,ADSP-21160还能设置驱动通用I/O脚配置的LED灯,显示系统工作状态。

硬件设计论文范文篇2

关键词：加密卡PCI总线PCI9052ISP单片机

加密是对软件进行保护的一种有效手段。从加密技术的发展历程及发展趋势来看，加密可大体划分为软加密和硬加密两种。硬加密的典型产品是使用并口的软件狗，它的缺点是端口地址固定，容易被逻辑分析仪或仿真软件跟踪，并且还占用了有限的并口资源。笔者设计的基于PCI总线的加密卡具有以下几个优点：第一，PCI总线是当今计算机使用的主流标准总线，具有丰富的硬件资源，因此不易受资源环境限制；第二，PCI设备配置空间采用自动配置方式，反跟踪能力强；第三，在PCI扩展卡上易于实现先进的加密算法。

1总体设计方案

基于PCI总线的加密卡插在计算机的PCI总线插槽上（5V32Bit连接器），主处理器通过与加密卡通信，获取密钥及其它数据。加密卡的工作过程和工作原理是：系统动态分配给加密卡4字节I／O空间，被加密软件通过驱动程序访问该I／O空间；加密卡收到访问命令后，通过PCI专用接口芯片，把PCI总线访问时序转化为本地总线访问时序；本地总线信号经过转换处理后，与单片机相连，按约定的通信协议与单片机通信。上述过程实现了主处理器对加密卡的访问操作。

图1硬件总体设计方案

下面以主处理器对加密卡进行写操作为例，阐述具体的实现方法。加密卡采用PLX公司的PCI9052作为PCI总线周期与本地总线周期进行转换的接口芯片。PCI9052作为PCI总线从设备，又充当了本地总线主设备，对其配置可通过EEPROM93LC46B实现。主处理器对加密卡进行写操作，PCI9052把PCI总线时序转化为8位本地数据总线写操作。这8位本地数据总线通过Lattice公司的ispLSI2064与单片机AT89C51的P0口相连，2064完成PCI9052本地总线与AT89C51之间的数据传输、握手信号转换控制等功能。2064对8位本地数据总线写操作进行处理，产生中断信号。该中断信号与AT89C51的INT0＃相连，使AT89C51产生中断。AT89C51产生中断后，检测与其P2口相连的本地读写信号WR＃、RD＃、LW／R＃。当WR＃为低电平、LW／R＃为高电平时，AT89C51判断目前的操作是否为写操作。确认是写操作后，AT89C51把P0口上的8位数据取下来，然后用RDY51＃（经2064转换后）通知PCI9052的LRDYi＃，表明自己已经把当前的8位数据取走，可以继续下面的工作。PCI9052收到LRDYi＃有效后，结束当前的8位数据写操作。PCI总线的一次32位数据写操作，PCI9052本地总线需要四次8位数据写操作，通过字节使能LBE1＃、LBE0＃区分当前的8位数据是第几个字节有效。

加密卡硬件总体设计方案如图1所示。

2硬件各组成部分说明

2．1PCI9052部分

PCI9052是PCI总线专用接口芯片，采用CMOS工艺，160引脚PQFP封装，符合PCI总线标准2．1版。其总线接口信号与PCI总线信号位置对应，因此可直接相连，易于PCB实现。PCI9052的最大数据传输速率可达132MB／s；本地时钟最高可至40MHz，且无需与PCI时钟同步；可通过两个本地中断输入或软件设置产生PCI中断。它支持三种本地总线工作模式，实际设计采用地址和数据线非复用、8位本地数据总线、非ISA模式。

PCI9052内部有一个64字节PCI配置空间，一个84字节本地配置寄存器组。对PCI9052的配置可由主机或符合3线协议的串行EEPROM完成（注：ISA模式必须由串行EEPROM完成配置）。实际设计采用Microchip公司的93LC46B存放配置信息。系统初始化时，自动将配置信息装入PCI9052，约需780μs。如果EEPROM不存在或检测到空设备，则PCI9052设置为默认值。

在设计中，EEPROM用到的配置项目有：设备ID：9050；厂商ID：10B5；分类代码：0780；子系统ID：9050；子系统厂商ID：10B5；支持INTA＃中断，PCI3C：0100；分配4字节本地I／O空间：（例LAS0RR）0FFFFFFD；其它本地地址空间未使用：00000000；4字节本地I／O空间基地址（模4对齐）：（LAS0BA）01200001（仅为示例）；4字节本地I／O空间描述符：（LAS0BRD）00000022（非猝发、LRDYi＃输入使能、BTERM＃输入不使能、不预取、各内部等待状态数均为0、8位本地数据总线宽度、小Endian模式）；中断控制／状态，Local4C：00000143（LINTi1使能、LINTi1边沿触发中断选择使能、LINTi2不使能、PCI中断使能、非软件中断、ISA接口模式不使能）；UserI／O、从设备应答、串行EEPROM、初始化控制，Local50：00024492。有两点要注意：一是设计中采用PLX公司推荐使用的串行EEPROM93LC46B按字（16bit）为单位组织；二是EEPROM开发器编辑输入与手工书写的顺序对应关系，以厂商ID：10B5为例，在开发器编辑输入的是b510，而不是10B5。

PCI9052本地信号的含义是：LAD[7．．0]：本地8位数据总线；WR＃：写有效；RD＃：读有效；LW／R＃：数据传输方向，高电平为写操作，低电平为读操作；LBE1＃和LBE0＃：字节使能，表明当前LAD[7．．0]上的数据是第几个字节（0到3）；BLAST＃：PCI9052写数据准备好或读数据已取走；LRDYi＃：外部设备（此设计指单片机）已把PCI9052写操作数据取走或读操作数据准备好；LINTi1：外部设备通过LINTi1向主机发送INTA＃中断，当单片机验证密钥正确，向主处理器发送请求，表明可以开始从中读取相关数据。

需注意的是，PCI9052在使用时，某些引脚要加阻值为1kΩ～10kΩ的下拉或上拉电阻。因此在实现时，给MODE、LHOLD、LINTi1引脚加下拉电阻，CHRDY、EEDO、LRDYi＃引脚加上拉电阻。

图2PCI9052本地写时序

以主处理器向单片机写数据为例，图2给出了PCI9052的本地写时序。

2．2ispLSI2064部分

为降低数据被解析的风险，应尽量减少使用分离元件。因此在设计中选用了Lattice公司的CPLDispLSI2064。该芯片采用EECMOS技术，100引脚TQFP封装，拥有2000个PLD门，64个I／O引脚另加4个专用输入，64个寄存器，3个全局时钟，TTL兼容的输入输出信号。2064具有在系统可编程ISP（In－SystemProgrammable）功能，可方便实现硬件重构，易于升级，降低了设计风险，并且安全性能高。PCI9052与单片机之间的8位数据线进行双向数据传输，不能简单地直接相连，需要进行传输方向控制和数据隔离。故用2064作为PCI9052本地信号与单片机信号进行信号传递的接口，图3给出了8位数据信号双向传输的原理图。2064的开发软件ispDesignExpert8．2版支持VHDL、VerilogHDL、Abel等语言及原理图输入，且通过专用下载电缆可把最终生成的JEDEC文件写入2064，实现编程。在设计时采用了原理图输入的方法。

原理图中用到的BI18的功能描述为：当OE＝1时，XB为输出，A为输入，即XB＝A；当OE＝0时，XB为输入，Z为输出，即Z＝XB。FD28的功能描述为：8位D触发器（带异步清除）。结合PCI9052本地读写时序，可以分析得出，在进行读写操作时，图3实现了LAD[7．．0]与D[7．．0]之间正常的数据传输；在非读写时，双方数据处于正常隔离状态。

2．3单片机AT89C51部分

单片机采用ATMEL公司的AT89C51。这是一个8位微处理器，采用CMOS工艺，40引脚DIP封装。它含有4K字节Flash和128字节RAM，且自身具有加密保护功能。单片机不进行外部存储器和RAM的扩展，程序存储和运行均在片内完成，有效地保证了加密强度。

图3LAD[7..0]与D[7..0]之间的数据传输

硬件设计论文范文篇3

关键词：VoIPPCIFXS路由器语音压缩

1VoIP在路由器中的应用

近年来，VoIP（VoiceoverInternetProtocol）给通信市场带来了强大的冲击。IP语音业务推出后，由于其在通话费用上比传统电话具有突出的优势，因而受到了广泛欢迎。VoIP技术在路由器中应用，可以大大节省有多个部门在不同地方办公的企业或机构的电话费用。图1为一个VoIP路由器在公安分局与派出所间应用的方案。

派出所网点的路由器DCR－2501V和DCR－2509V使用FR（帧中继）或DDN线路同分局的DCR－3660实现互连，各网点的计算机可通过路由器连接分局的局域网或Internet，实现数据通信；同时，DCR－2501V或DCR－2509V通过FXS语音端口连接普通电话机，分局路由器通过E＆M接口和PBX连接，这样既可以实现内部各部门间的数据通信，同时还可进行零费用的语音通话。

VoIP在费用上呈现巨大优势的原因在于其利用了计算机通讯的分组化、数字化传输技术，先对语音数据按照一定的语音压缩标准进行压缩编码处理，然后把这些数据按IP相关协议打包，再将数据包通过IP网络传输到接收端，接收端将这些以不同顺序到达的数据包按其本身顺序串起来，并经过解码解压恢复出原来的语音信号。与传统的语音业务相比，VoIP在时间延迟、话音质量等方面存在缺陷。可以采用一些先进的协议如资源预留协议（RSVP）和不同类型服务（Diffserv）等方案来尽可能的优化语音数据包的传输，以减少传输延迟和拥塞。

目前，VoIP的标准主要有国际电信联盟技术部（ITU－T）建议的H．323系统和IETF建议的会话发起协议（SessionInitiationProtocol，SIP）系统两种。前者主要在电信网络上实现多媒体业务制订，技术已趋成熟。后者基于动态的Internet模式建网，是基于软交换技术的面向网络会议和电话的简单信令协议。在我国，主要选用H．323技术标准来实现VoIP，在H．323系列标准中，音频压缩编码标准有G．711、G．722、G．723和G729等。

本文将介绍一种已经应用于路由器产品中的VoIP语音卡的硬件设计和工作原理。

2VoIP语音卡硬件结构

该语音卡基于AudioCodes公司的VoPP（VoiceOverPacketProcessor，即语音包处理器）AC48302设计，采用PCI接口界面，可提供两个FXS（ForeignExchangeStation）语音／传真接口，可以方便灵活地应用于本公司开发的系列路由器中，实现VoIP功能。其硬件结构框图如图2所示，以下介绍各部分硬件的原理和作用。

2．1PCI接口

路由器主板与语音卡之间通过PCI总线连接，便于通用。采用了PCI接口芯片PLX9030实现语音卡本地总线（HPI）与PCI总线之间的转换。由于语音卡上数据流量不大，不需要利用如DMA方式主动向路由器主板上的Memory空间传递数据。因此，语音卡工作于PCI的从模式方式，AC48302通过中断方式接收或发送语音数据，PCI总线的数据宽度和速度为32位／33MHz。

2．2CPLD部分

AC48302采用8位并行的主处理器接口HPI与外部CPU（即路由器CPU）进行数据交换。在本设计中，HPI接口与PLX9030的本地总线接口时序稍有差别，经过CPLD进行调整。另外，路由器CPU还可通过CPLD控制CODEC和SLIC芯片。

2．3AC48302芯片

AC48302是AudioCodes公司推出的一款低功耗、低价格的双通道语音包处理器，其内部集成了一个DSP内核。该芯片的主要特性如下：

·支持两个通道的语音压缩编码，语音压缩标准包括G．729A、G．723．1、G．727、G．726、G．711。

·兼容T．38或FRF．11传真中继（2．4～14．4kbps）。

·呼叫ID产生和检测，呼叫进程和用户定义语音的检测和产生。

·兼容G．168的25ms回声消除。

·高性能的有效语音检测（VAD）和舒适噪声产生（CNG）。

·DTMF检测和产生。

·A律／μ律可选的Codec接口，具有输入输出增益控制。

·PCMHighway接口。

·并行的主处理器接口（HPI）。

AC48302各部分硬件接口如图3所示。

图4AC48302HPI存储器的映射关系

2．3．1语音接口（VoiceInterface）

语音接口提供未压缩的语音、传真数据的输入输出通道。语音接口对外提供四根信号线构成PCM总线，直接连接外部CODEC芯片的PCMHighway。这四根信号线为PCMIN、PCMOUT、PCMCLK、PCMFS。PCMIN输入从CODEC送来的PCM信号，AC48302内部的DSP按照相应标准（如G．729）压缩后从HPI给路由器CPU转发。PCMOUT则相反，AC48302将路由器CPU送来的语音数据按照合适的标准解压缩，然后从PCMOUT口送到外部CODEC，CODEC经过数／模转换后恢复成语音信号?熏通过用户接口送给用户端。PCMCLK提供2．048MHz的比特同步时钟，而PCMFS提供8kHz的帧同步时钟。

2．3．2HPI接口

在本设计中，路由器CPU与AC48302通过HPI口进行通信。路由器CPU和DSP通过AC48302的片内共享的双口存储器实现数据交互。片内共享存储器的映射关系见图4。

HPI接口包括1根8位数据总线和几根控制总线。路由器CPU通过三个寄存器（HPIC、HPIA和HPID）控制AC48302及访问片内存储空间。HPIC为控制寄存器，用来选择AC48302的高低字节顺序、产生和接收中断。HPIA为地址寄存器，用来寻址片内的2K存储空间。HPID为数据寄存器，用来缓存每次读写的两个字节数据，外部CPU可以单个Word或块数据方式访问HPID，当以块数据方式访问时，HPIA寄存器自动累加，这样可以减少外部CPU写HPIA寄存器的开销。AC48302的内部寄存器和存储器为16位宽度，因此外部CPU每次访问AC48302必须以两个字节为基本单位，信号线HI／LO用来选择高低字节，信号HRS1、HRS0指示当前访问的是哪个寄存器。

除了以上两个重要的接口外，AC48302内部还包含一个PCM时钟发生器、一个用于测试的JTAG接口以及一个用于访问外部SRAM及处理信道辅助信令的Memory＆I／O接口。

2．4CODEC接口芯片

CODEC芯片负责对DSP解压缩后送来的PCM数据进行解码，并将滤波后的模拟语音信号送到用户线接口芯片SLIC，SLIC对其进行2－4线转换后送给用户端；同时，CODEC还负责将SLIC送来的模拟语音信号进行PCM编码，然后送到DSP芯片进行压缩处理。

本设计中，CODEC芯片采用IDT公司的4通道PCM编解码芯片IDT821034。该芯片具有可编程增益设置、主时钟可选（2．048MHz、4．096MHz和8．192MHz）、最大可支持128个可编程时隙、A律／μ律可选、内置数字滤波器、串行控制接口、低功耗等特点。本设计中选用主时钟为2．048MHz（E1帧模式），可划分为32个相等的时隙（Slot0～Slot31），4个通道的接收和发送时隙可通过向串行控制口写入控制字进行动态选择。各时隙的位置都以8kHz的帧同步时钟信号为参考，在IDT821034中，时隙0相对帧同步脉冲的位置有延迟模式和非延迟模式（图6即为非延迟模式）。

PCM主时钟（BCLK）、帧同步时钟（FS）、接收数据（DR）和发送数据（DX）一起构成PCMHighway信号，与AC48302进行连接。BCLK与FS分别对应AC48302的PCMCLK和PCMFS，这两个时钟信号都由AC48302产生；DR和DX分别对应AC48302的PCMOUT和PCMIN。PCMHighway信号时序以及时隙与帧同步信号的关系分别如图5、图6所示。为了CODEC与DSP芯片间正确收发数据，一般选择CODEC芯片在BCLK的上升沿发送数据DX，下降沿采样数据DR，而在另一端的AC48302，则在时钟下降沿采样PCMIN，上升沿发送PCMOUT。

2．5用户线接口（SLIC）芯片

设计中为了使语音卡能够提供FXS接口功能，采用了爱立信公司的新型SLIC芯片PBL83710连接用户接口。在该芯片内部能够产生高电压铃流信号及提供自动电池馈电切换，具有环流振铃和地键检测功能及2－4线转换功能。该芯片将许多传统的振铃继电器、铃流发生器等器件集成在一个片内，节省了印制板空间和成本。

3VoIP语音卡硬件驱动流程

硬件驱动程序主要完成以下功能：

（1）初始化PLX9030芯片，配置相关寄存器，选择本地总线工作方式。

（2）初始化AC48302芯片，启动AC48302内部的DSP内核到正常工作状态。AC48302的启动步骤按顺序分为以下几步：核代码（Kernel）下载；程序代码（Program）下载；初始化模式；启动运行。

硬件设计论文范文篇4

关键词：UART多点通信FPGA知识产权

在通信和控制系统中，常使用异步串行通信实现多块单板之间的辅助通信，各个单板通过总线方式连接。为了实现点对点通信，需要由软件定义一套较复杂的通信协议，过滤往来的数据，消耗了CPU较多的时间。89C51单片机有一种九位通信方式，采用一位地址位来实现通信对象的选择，只对发往本地址的地址发生中断进而接收数据。通用的UART芯片如16C550和89C51等构成总线式的通信系统时，需要由CPU通过软件处理接收到的地址和产生九位的数据。本文介绍的UART采用VerilogHDL硬件描述语言设计，可以用FPGA实现，可应用于SoC设计中。其主要特性如下：

·全硬件地址识别，过滤数据不需要CPU的介入；支持一个特殊地址，可用于监听和广播。

·支持查询和中断两种工作方式，中断可编程。

·接收和发送通路分别有128ByteFIFO，每个接收字节附带状态信息。

·设计采用VerilogHDL语言，全同步接口，可移植性好。

·支持自环测试功能。

·波特率可以编程，支持八位或者九位两种数据格式。

设计的UART的九位串行数据格式如图1所示。在空闲状态，数据线处于高电平状态。总线由高到低跳变，宽度为一个波特率时间的负脉冲为开始位，然后是8bit的数据位。数据位后面是lbit的地址信息位。如果此位是1，表示发送的字节是地址信息；如果此位是0，传输的是正常数据信息。地址指示位后是串行数据的停止位。

1UART设计

UART采用模块化、层次化的设计思想，全部设计都采用VerilogHDL实现，其组成框图如图2所示。整个UARTIP由串行数据发送模块、串行数据接收模块、接收地址识别模块、接收和发送HIFO、总线接口逻辑、寄存器和控制逻辑构成。串行发送模块和接收完成并/串及串/并的转换，接收地址的识别由接收地址识别模块完成。发送和接收HIFO用于缓存发送和接收的数据。总线接口逻辑用于连接UARTIP内部总线和HOST接口。寄存器和控制逻辑实现UARTIP内部所有数据的收发、控制和状态寄存器、内部中断的控制及波特率信号的产生。以下详细说明主要部分的设计原理。

1.1串行数据发送模块

串行数据发送模块将数据或地址码由并行转换为串行，并从串行总线输出。设计采用有限状态机实现，分为空闲、取数、发送三个状态。其状态迁移如图3所示。各个状态说明如下：

空闲状态：状态机不断检测发送使能位、UART使能位和发送FIFO空/满标志位，如果使能位为高、UART使能打开且FIFO空标志位为低，串行发送进入取数状态。

取数状态：在此状态，分两个周期从发送FIFO中取出待发送的数据或者地址，然后进入发送状态。

发送状态：在此状态，状态机按照九位串行数据的格式依次发送开始位、数据位、地址指示位。待停止位发送完毕后，返回空闲状态。一个字节的数据发送完毕后，进行下一个字节数据的发送流程。

1.2串行数据接收模块

串行数据接收模块用于检测串行数据的开始位，将串行总线上的串行数据转换成并行数据并输出。接收逻辑也采用有限状态机实现，分为空闲状态、寻找开始位、接收数据和保存数据四个状态。其状态迁移图如图4所示。各个状态说明如下：

空闲状态：在此状态，不断检测接收使能、UART使能和串行输入信号的状态。如果串行输入信号出现由高到低的电平变化且UART使能和接收使能都为高，则将采样计数器复位，并进入寻找开始位状态。

寻找开始位：在此状态，状态机等待半个波特率的时间，然后重新检测串行输入的电平。如果为低，则判断收到的开始位有效，进入接收数据状态；否则认为数据总线上出现干扰，开始位无效，重新返回空闲状态。

接收数据：在此状态，依次接收串行数据线上的数据位、地址指示位和停止位，结束后进入保存数据状态。

保存数据：此状态将收到的串行数据以并行方式从接口的并行总线输出，然后返回空闲状态，准备进行下一个字节数据的搜索和接收。

为提高对串行输入上突发干扰的抵抗能力，对于接收数据，在脉冲的中间位置连续采样三次，较多的电平作为接收的有效数据。所有接收数据的采样频率为接收波特率的16倍。

1.3硬件地址识别模块

硬件地址识别模块用于从接收到的数据中判断出地址和数据，在地址识别功能打开时，选择数据通过或者丢弃；而该功能关闭时，所有数据都会通过。地址识别模块是一个有两个状态的有限状态机，分为地址和数据两个状态。其状态迁移图如图5所示。状态说明如下：

地址状态：在此状态时，判断接收到的数据以及地址识别使能位。如果地址识别功能没有打开，对于接收的任何地址，都进入数据状态。如果地址识别功能打开，则将收到的地址和本地地址比较，如果相等，则保存此地址，进入数据状态；否则继续在此状态接收数据和地址，将收到的数据忽略。

数据状态：将接收到的数据输出，直到收到地址位时，返回地址状态，处理地址。

为实现监听和广播功能，将地址255作为特殊地址，它可以和任何地址匹配。若本站的地址为255，此站点可以接收任何地址的数据，此功能可以用于监听总线上的数据；若发送数据的目的地址为255，则任何站点都会接收到此数据，此功能可以用于发送广播数据。

1.4FIFO设计

FIFO由控制逻辑和双口RAM组成，控制逻辑用来实现将一个双口RAM转换成两个FIFO的功能，这两个FIFO分别用于发送和接收数据缓存；中断控制用于在中断工作方式时管理UART内部的中断状态和控制信息。

为减少所需块RAM的数量，接收和发送FIFO使用同一个块RAM实现，使用仲裁机制保证两个FIFO的四个端口，在同一时刻最多只有两个操作，不影响对FIFO的读写。

1.5总线接口

UART采用同步接口，所有信号都在系统时钟的上升沿采样，设备的握手用一位应答信号完成。

数据总线宽度采用8+2的方式。和16位或者32位宽度的数据总线连接时，可以一次读取接收数据的数据和地址指示位，减少总线操作次数；若和8位系统连接，可以只连接低8位数据线，接收数据的地址信息可以通过内部的状态寄存器读取。

1.6寄存器和控制逻辑

寄存器部分实现UART内部所有数据的收发、控制和状态寄存，用于设置UART的数据格式、收发波特率、FIFO控制、本地地址、地址识别、中断控制和状态寄存，实现对UART工作的控制。

控制逻辑产生所需的所有波特率信号及对应的上升和下降沿指示信号，并根据实际工作所选择的波特率输出与系统时钟同步的对应信号。波特率产生逻辑的组成框图如图6所示。

2功能和时序仿真

首先结合功能仿真设计系统的仿真平台。仿真平台如图7所示。系统仿真平台和仿真激励采用VerilogHDL语言设计，可同时用于功能仿真和时序仿真，不能用于二者的综合。寄存器级模型为用于UARTIP设计的RTL描述，全部采用可以综合的VerilogHDL语句编写。仿真使用的软件为ModelSim。

功能仿真包括以下几个方面：

(1)基本模块连线时序的仿真。首先用描述方式设计UART的接口模型，利用仿真激励进行简单的读写操作，设计出仿真激励信号和系统仿真平台。然后结合仿真激励信号逐步完成UART的各个子模块的设计。仿真时，需要逐步观察UART接口信号的波形、UART内部模块的接口信号波形、各种状态机的状态迁移和数据指针的值以及状态位的值，逐步完成寄存器传输级的UART设计。

(2)UART的工作仿真。完成RTL的寄存器传输级模型后，根据系统软件工作的模式，用HDL设计出数据收发的仿真激励，打开自环功能，进行数据的发送和接收。仿真可以分为仿真查询和中断两种工作方式。对于中断工作方式，需要用HDL语言模拟软件的中断机制，

进行中断工作方式的仿真。最后打开地址识别功能，发送不同目的地址的数据，观察UART的硬件地址识别情况。

完成功能仿真后，将设计进行布局布线，生成Ver-ilogHDL形式的时序仿真模型和标准时延文件，利用与功能仿真相同的仿真平台进行时序仿真。时序仿真只需要仿真工作方式。功能仿真和时序仿真使用相同的仿真平台和激励向量，这样便于比较二者的差异，发现设计代码存在的问题。

3综合和测试结果

本设计用Synplicity公司的SynplifyPro作为综合工具，用XilinxISE5.2作为布局布线工具，采用器件为XC2S100IIE-7。综合结果显示，该UARTIP占用资源情况为:SLICE275个、内部块RAM1个、I/O24个，HOST总线可以达到的频率为73.2MHz。

测试程序参考仿真激励的生成，用C语言在vxWorks操作系统下设计。测试所用方法和工作仿真完全相同，只是仿真激励对应测试程序，而RTL模型对应实际的FP-GA器件。

多点测试使用了五块单板，采用半双工总线方式，定义简单的数据包格式，用于检测数据错误并返回数据。数据包的格式为地址开头，后面是最大255Byte的数据；数据部分包括发送方的地址、数据校验和及包的长度。另外，还定义简单的驱动程序格式，完成基本数据的收发和控制，然后在上层加载多点通信协议。其中的一块加载主设备程序，其它单板加载从设备程序。主设备周期性地向其它从设备发送测试数据，并在规定的时间内等待接收目标单板的数据。从设备软件只接收发给本单板的数据，如果校验正确，将收到的数据发给主设备；如果有错误，则不进行任何操作。主设备若在规定时间内无法接收从设备的数据或者接收数据错误，则判断通信异常，进行下一个设备的测试。

硬件设计论文范文篇5

关键词：PCI总线WDM驱动MPEG－1压缩卡

随着计算机技术、多媒体和数据通信技术的高速发展，人们生活水平的提高，对计算机视频的需求和应用越来越多，如视频监控、视频会议、计算机视觉等。计算机视频提供给人的信息很多，但是视频的数据量很大，不利于传输和存储，使其应用受到不少限制。为解决视频数据的存储和传输，唯一途径就是对视频数据进行压缩。

目前常见的视频压缩方法有MPEG－1、MPEG－2、MPEG－4、H．261、H．263等。考虑压缩技术的成熟度和该压缩卡的主要用途，本文采用MPEG－1作为压缩标准，研制了基于PCI总线的MPEG－I压缩卡。该卡适用于视频监控、视频会议等多种应用场合。该卡加上一台主机、摄像头和软件可构成一个完整的视频采集压缩系统。

1系统特点

（1）支持BNC、RCA、S－VIDEO视频接口；

（2）支持PAL和NTSC制式；

（3）可对视频实时预览，最大分辨率可达720×576×32；

（4）可对声音进行同步监听；

（5）可对音、视频信号进行MPEG－I压缩，生成MPEG文件和VCD文件；

（6）用户可编程MPEG－1编码设置，可支持CBR和VBR；

（7）可一机多卡同时工作；

（8）可从动态影像中捕获单帧，生成JPG和BMP文件；

（9）支持Win98／Win2000。

2系统硬件设计

2．1系统组成

该系统主要由视频解码、音频解码、压缩核心和PCI接口等组成，其总体框图如图1所示。

2．2视频解码设计

视频解码部分主要完成模拟视频到数字视频的处理，以供后面预览、压缩用。视频解码芯片常用的有SAA7110、SAA7113和SAA7114等。本方案中采用Philips公司的SAA7114。SAA7114有六路模拟输入，内置模拟源选择器可构成6×CVBS、2×Y／C2×CVBS、1×Y／C和4×CVBS；两路模拟预处理通道，内有抗混迭滤波器；CVBS或Y／C通道含完全可编程静态增益控制或自动增益控制功能，对CVBS、Y／C通道可进行自动钳位控制；能自动检测50Hz／60Hz场频，并可自动在PAL和NTSC制式进行切换；能将PAL、NTSC和SECAM信号解码及模数变换得到符合ITU－601／ITU－656的数字电视信号。该芯片是目前视频解码芯片中接收视频源的宽容性及视频解码图像质量最好的一种。其通过I2C接口，进行初始化设置。

本系统采用ImagePort作为数字视频输出端口，数字视频格式采用ITU－656AI11（PIN20）作为BNC／RCA输入脚，AI12、AI22作为S－VIDEO输入脚。

图2SAA7146A方框图

2．3音频解码设计

音频解码的数据一部分提供给SAA7146A作声音监听用，另一部分用于压缩。考虑到成本，本系统采用BURR－BROWN公司的PCM1800E。该芯片是双声道单片ΔΣ型20位ADC单＋5V电源供电，信噪比为95dB（典型值），动态范围95dB（典型值），内嵌高通滤波器，支持四种接口方式和四种数据格式。其采样频率为32kHz、44．1kHz和48kHz可选。

本系统采用从模式，20位I2S数据格式。主时钟由SAA7114提供。

2．4MPEG－1压缩部分设计

本系统中MPEG－I压缩芯片选用ZAPEX公司的SZ1510。该芯片基于TI的TMS320C54xDSP内核，能对ITU－601／ITU－656数字电视信号和PCM音频流进行MPEG－1实时压缩，可生成多种流，如音频基本流、视频基本流、音视频复合流等。

该芯片外接27MHz晶振，可支持多种主机接口，可工作在复用或非复用、Intel或Motorola类型总线。通过输入管脚HCONFIG1：0和SysConfig寄存器可设置成六种总线接口类型：Intel8051类型的数据／地址复用的8位总线、Motorola类型的数据／地址复用的8位总线、Intel8051类型的非复用的8位数据总线、Motorola类型的非复用的8位数据总线、Intel8051类型的非复用的16位数据总线和Motorola类型的非复用的16位数据总线。支持I2S声音接口。

本系统中采用Intel8051类型的非复用的16位数据总线。

2．5PCI接口部分设计

本系统中PCI接口芯片选用SAA7146A，该芯片并不是通用的PCI接口芯片，而是一个多媒体桥（MultimediaBridge）。方框图如图2。该芯片符合PCI2．1规范。它有八个DMA通道，三个视频，四个音频，一个DEBI（DataExpansionBusInterface）。还具有两路视频通道，可对视频数据进行缩放，一路可无级缩放HPS（HighPerformaceScaler，其纵向可达1：1024、横向可达1：256；另一路有级缩放BRS（BinaryRatioScaler支持CIF和QCIF格式。

音频接口以I2S为基础，通过编程控制以支持MSB－FIRST的不同格式及不同的时序格式。

本系统中该部分主要实现功能如下：

（1）通过DEBI接收SZ1510产生的MPEG－1数据，传输到内存；

（2）通过视频接口，接收SAA7114输出的视频解码信号，并进行亮度、色度、饱和度的控制，并实现无级缩放功能实现视频预览功能；

（3）通过音频接口，接收PCM1800E输出的PCM编码信号，传输到内存，实现声音监听功能；

（4）提供符合PCI2．1规范的接口，将板上数据传输到主机内存。

3软件设计

软件设计主要包括驱动程序设计和应用层的API设计。驱动程序主要负责与硬件打交道，应用层API主要负责与驱动程序接口。由于设计了应用层的API，应用程序可很容易在上面进行开发。

3．1驱动程序设计

为了支持Windows2000和Windows98采用WDMWindowsDriverModel驱动程序。WDM作为微软的最新驱动程序模型与传统的Win3．x和Win95使用的VxD驱动完全不同。WDM可支持电源管理、自动配置和热插拔等。WDM驱动的设计可以采用DriverStudioDS、Windriver、DDKDriverDeviceKit等。本系统驱动采用Windows2000DDK借助VC6．0设计。

3．1．1MPEG－I压缩部分

在驱动中，重置SZ1510后，就可以装载相应工作模式的微码；根据需要，设置好相应寄存值后就可以启动SZ1510对视频数据进行MPEG－1编码。每当产生的压缩数据超过SZ1510内部的FIFO门限后，SZ1510产生相应中断，内核调用中断例程，在中断例程中调用中断延迟例程DPC，在中断延迟例程中接收产生的压缩数据。SZ1510提供两种方式提取数据，一种用I2C总线接口方式，另一种用DEBI方式。

在本系统中，采用DEBI进行压缩数据的传输。考虑到压缩数据产生的速度，本系统开了32页大小的缓冲区，在中断延迟例程中填充该缓冲区。每当填满8页大小后，产生一个事件通知应用层进行数据读取。通过这种方式，可以避免压缩数据的丢失。

其流程图如图3所示。

在驱动中，压缩数据的提取方式将极大地影响生成MPEG文件的质量。如果处理不当，将导致马赛克、跳帧等现象。

3．1．2驱动程序中用户缓冲区的访问

驱动程序访问用户内存主要通过缓冲I／O和直接I／O。缓冲I／OI／O管理器创建一个内核模式拷贝缓冲区，并把用户缓冲区的内容拷贝到该缓冲区中，并在IRP首部的AssociateIrp．SystemBuffer域中存储该非分页内存地址。驱动程序可简单地读写该块内存。直接I／O，I／O管理器为输入数据提供一个内核模式拷贝缓冲区，对输出数据提供一个内存描述符（MDL）。为了使用缓冲I／O或直接I／O在创建设备时，必须设置设备对象的Flags域中的DO＿BUFFERED＿IO标志位来使用缓冲I／O或设置DO＿DIRECT＿IO标志位来使用直接I／O。

在本驱动中由于缓冲I／O和直接I／O都被使用，DO＿BUFFERED＿IO标志位和DO＿DIRECT＿IO标志位都被设置。

在定义IOCTL码中，对缓冲I／O使用METHOD＿BUFFEERED对直接I／O使用METHOD＿OUT＿DIRECT。

3．2应用层API设计

应用层对驱动程序的访问通过调用Win32I／O函数（如ReadFile、WriteFile和DeviceIoControl）访问。当应用层调用Win32I／O函数以请求I／O后，该请求由内核的I／O系统服务接收，I／O管理器对该请求构造合适的IRP包，并将其传给驱动程序栈，IRP在栈中进行传递，传到驱动程序进行处理，并将结果返回给应用程序。

硬件设计论文范文篇6

关键词：变压器；冷却控制系统；硬件

1变压器冷却控制系统控制模块的设计总体思想

本文所进行的就是对变压器冷却控制系统控制器模块进行设计，其中包括了可以对主变压器风扇投入与切除的温度范围进行自行设定，也可以按照用户的要求而变化。在传统控制方式中，风扇投切的温度限制值是不能改变的，此外，风扇电机的启动和停止温度有一余量，不像传统的控制方式中是一个定值，避免了频繁启动的缺陷，此外还有运行、故障保护及报警等信号的显示及其与控制中心或调度中心的通讯，上传这些信息，如变压器油温、风扇运行状态有无故障等。至于风扇的分组投切设置是为了节约电能，具有一定的经济意义，但这个分组数不宜过多，以免控制复杂，且散热效果不佳。

控制器主要由AT89CS1单片机、A/D转换器、键盘控制芯片，输出模块、通讯模块以及自动复位电路等组成，其中单片机是控制器的核心，AID转换器是把输入信号转换为数字信号。

2变压器风扇控制系统的硬件接线

基于以上的要求，我们设计的风扇控制器的硬件线路图如下页图1所示。变压器风扇控制中对控制模块进行改进是本文研究的重点，其中包括主要芯片的选用以及一些抗干扰元件的使用。所以在本章节中，我们重点将要介绍变压器风扇冷却控制模块中的主要硬件芯片的作用、选用以及它们之间的连接力一法。

（1）单片机AT89C51（如图1）。

AT89C51是Atmel公司生产的一种低功耗，高性能的8位单片机，具有8k的flash可编程只读存储器，它采用Atmel公司的高密度不易丢失的存储器技术，并且和工业标准的80c51和80c52的指令集合插脚引线兼容，其集成的flash允许可编程存储器可以在系统或者通用的非易失性的存储器编程中进行重新编程。AT89C51集成了一个8位的CPU，8K的flash。256字节的EDAM，32位的I/0总线。三个16字节的定时器/计数器，两级六中段结构，一个全双工的串行口，振荡器及时钟电路。AT89C51是完成系统的数据处理和系统控制的核心，所有其它器件都受其控制或为其服务。

在本文中，经过TLC1543A/D转换器后输出的数字量输入到AT89C51单片机中，同时在进行了温度参数的设置以后，进行它的输出控制，其中包括了变压器的温度显示、状态显示、以及声音报警设备等等，也就是我们所研究的变压器冷却控制系统的核心部分。

（2）变压器的温度采集及温度处理模块。在变压器的风扇冷却自动控制系统中，第一步进行的就是对变压器上层油温进行的温度采集工作。变压器的温度采集是由变压器的温度控制器来实现的，其中包括铂电极、传感器以及变送器。经过温度控制器输出的信号进入变送器，变送器送出一个4一20毫安的电流信号，然后将此电流信号通过控制芯片上的电阻元件实现电流电压信号的转换，转换后的电压是在0.4一2（伏特）之间，然后将此电压信号输入到TLC1543数模转换器，进行信号处理。变送器输出信号有电流和电压信号两种，考虑到变压器安装的位置（室外）距本控制装置（室内）有一定的距离，电流信号不易损失，故选择了4一20毫安的电流信号。（3）11通道10位串行A/D转换器丁LC1543。

TLC1543A/D转换器是美国TI公司生产的众多串行A/D转换器中的一种，它具有输入通道多、转换精度高、传输速度快、使用灵活和价格低廉等优点，是一种高性价的模数转换器。TLC1543是CMOS，10位开关电容逐次逼近模数转换器。它有三个输入端和一个3态输出端：片选（CS），输入/输出时钟（I/0CLOCK），地址输入和数据输出（DATAOUT）。这样通过一个直接的四线接口与卞处理器或的串行口通讯。片内还有14通道多路选择器可以选择11个输入中的任何一个三个内部自测试（self-test）电压中的一个。

（4）BC7281128段LED显示及64键键盘控制芯片。

BC7281是16位LED数码管显示器键盘接口专用控制芯片，通过外接移位寄存器（典型芯片如74HC164，74LS595等），最多可以控制16位数码管显示或128支独立的LED。BC7281的驱动输出极性及输出时序均为软件可控，从而可以和各种外部电路配合，适用于任何尺寸的数码管。

BC7281各位可独立按不同的译码方式译码或不译码显示，译码方式显示时小数点不受译码影响，使用方便；BC7281内部还有一闪烁速度控制寄存器，使用者可随时改变闪烁速度。

BC7281芯片可以连接最多64键C8*8）的键盘矩阵，内部具有去抖动功能。它的键盘具有两种工作模式，BC7281内部共有26个寄存器，包括16个显示寄存器和10个特殊（控制）寄存器，所有的操作均通过对这26个寄存器的访问完成。

BC7281采用高速二线接口与MCU进行通讯，只占用很少的I/O资源和主机时间。

BC7281在本系统中主要用于驱动变压器温度显示的LED以及显示风扇运行状态的指示灯。

前已提及，BC7281芯片内部共有26个寄存器，包括16个显示寄存器和10个特殊功能寄存器，共用一段连续的地址，其地址范围是OOH-19H，其中OOH-OFH为显示寄存器，其余为特殊寄存器。

（5）使用MAX232实现与PC机的通讯。

①MAX232芯片简介

MAX232芯片是1VIAX工M公司生产的低功耗、单电源双RS232发送/接收器，适用于各种E工A-232E和V.28；V.24的通信接口，1VIAX232芯片内部有一个电源电压变换器，可以把输入的+5V电源变换成RS-2320输出电平所需±10V电压，所以采用此芯片接口的串行通信系统只要单一的+5V电源就可以。

我们的设计电路中选用其中一路发送/接收，RlOUT接MCS一51的RXD，T1工N接MCS一51的TXD，TlOUT接PC机的RD，Rl工N接PC机的TD1。因为MAX232具有驱动能力，所以不需要外加驱动电路。

系统中使用了此技术之后就实现了变压器风扇冷却系统的远程控制，工作人员可以在控制室对冷却系统进行控制，可以达到方便、准确、快捷的日的，这也是我们对传统的风扇冷却控制系统而做的一个重要的改进。

②串行通讯

在此实现中，我们必须要对MCS-51串行接日和PC机串行接日的串行通讯要有一定的了解，串行通信是指通信的发送方和接收方之间数据信息的传输是在单根数据线上，以每次一个二进制位移动的，它的优点是只需一对传输线进行传送信息，囚此其成本低，适用于远即离通信；它的缺点是传送速度低；串行通信有异步通信和同步通信两种基本通信方一式，同步通信适用于传送速度高的情况，其硬件复杂；而异步通信应用于传送速度在50到19200波特之间，是比较常用的传送方式，本文中使用的就是异步通讯方式。

（6）“看门狗”电路DS1232

在系统运行的过程中，为了避免因干扰或其他意外出现的运行中的死机的情况，“看门狗电路”DS1232会自动进行复位，并且能够重读EEPROM中的设置，以保证系统可以安全正常的运行。

美国Dallas公司生产的“看门狗”（WATCHDOG）集成电路DS1232具有性能可靠、使用简单、价格低廉的特点，应用在单片机产品中能够很好的提高硬件的抗干扰能力。

DS1232具有以下特点：

①具有8脚DIP封装和16脚SOIC贴片封装两种形式，可以满足不同设计要求；

②在微处理器失控状态卜可以停止和重新启动微处理器；

③微处理器掉电或电源电压瞬变时可自动复位微处理器；

④精确的5%或10%电源供电监视；

在本变压器冷却控制系统中，DS1232作为一定时器来起到自动复位的作用，在DS1232内部集成有看门狗定时器，当DS1232的ST端在设置的周期时间内没有有效信号到来时，DS1232的RSR端将产生复位信号以强迫微处理器复位。这一功能对于防止由于干扰等原因造成的微处理器死机是非常有效的，因为看门狗定时器的定时时间由DS1232的TD引脚确定，在本设计中，我们将其TD引脚与地相接，所以定时时间一般取为150ms。

3结论

本装置实现了通过单片机自动控制冷却器的各种运行状态并能精确监测变压器的油温和冷却器的各种运行、故障状态，显示了比传统的控制模式的优越性。（1）能够对变压器油温进行监测与控制；（2）实现了变压器冷却器依据不同油温的分组投切，延长了冷却器的使用寿命，有较好的经济意义；（3）实现了冷却系统的各种状况，如油温、风扇投切和故障等信息的上传，便于值班员、调度员随时掌握情况。

由于固态继电器实现了变压器的无触点控制，解决了传统的控制回路的弊端，同时此控制装置具有电机回路断相与过载的保护功能。由于使用了单片机，因而具有一定的智能特征，实现了油温、风扇的投入、退出和故障等信号的显示以及上传等。通过实际运行表明，该装置的研制是比较成功的。但今后，我们还应该对固态继电器本身的保护进行一些研究，以免主回路因电流过大而造成固态继电器的损坏，以使变压器风扇冷却控制回路更加完善。

参考文献

硬件设计论文范文篇7

静止无功发生器硬件电路主要包括:整流电路、逆变电路、智能功率模块IPM的驱动电路、过零检测电路，电流调理电路，锁相环电路。逆变电路采用了IPM，该芯片内含驱动电路，报警电路等独特结构，一方面提高了系统的可靠性;另一方面也避免了保护电路的另外设计，简化了硬件装置的设计。主电路主要由整流部分和逆变部分组成。整流部分通过三相不可控整流桥将三相交流电压转换为三相直流电压，在经过电容滤波后得到稳定的直流电压。逆变部分采用SPWM控制技术来控制IPM内部IGBT的开断从而获得所需的补偿电流。将整流输出的直流电逆变转化为交流电回馈到电网。IPM内含保护电路，当发生故障时，IPM的自保能力使得IGBT的损坏率较低，提高了系统的可靠性。

二、SVG各硬件电路组成

(一)整流电路。整流电路采用三相不可控整流桥，输出的三相直流电通过电容稳压、滤波获得稳定的直流电压。根据以往的经验，直流侧电容取用4个2200μF/450V的电解电容，两并两串接进电路。电路组成如图2所示。为了避免大电流烧坏整流装置，电容需要通过一个充电电阻对不可控整流桥的输出端进行充电，直到充满在直接接到不可控整流桥的输出端。另外，为避免故障发生，在不使用整流电路时要对滤波电容进行放电。根据计算的电压、电流，选用二极管整流模块6RI30G－160G－120即(30A，1200V)。

(二)IPM及其驱动电路。通过计算智能功率模块(IPM)参数，选用型号为PM25CLA120的IPM(25A，1200V)，内部有IGBT，内含驱动电路。通过资料得知IPM驱动电路的控制电源电压范围为13．5V～16．5V，本文选用4路隔离的l5V直流电源。利用DSP发出PWM信号经光耦器件隔离后作为驱动信号对IPM进行控制。

(三)电流调理电路。该电路可将18A的电网电流相量转换成0～3Vpp的电压信号并实现过零点检测功能。该电路与电压调理电路的组成基本一致，不同之处在于互感器TVA1421－01用作电流互感器，采样电阻取59Ω。若一次侧电流为18A，二次侧输出(－0．5～+0．5)V的正弦波;经放大电路，输出电压(－1．5～+1．5)V的正弦波;最后经过加法电路输出(0V～3．00V)的电压信号。同时大于50Hz的正弦信号被滤除。过零比较电路在正弦波的过零时刻输出下降沿跳变。

(四)锁相环电路。本文采用了由TI公司生产的CD7H4C4046型锁相环芯片对电网频率进行跟踪，避免了利用固定频率采样时产生的误差。本系统中，锁相环的输出信号有两大作用:一是作为ADC模块的转换触发信号;二是作为事件管理器A(EVA)的时钟输入信号。通过锁相环电路使其产生跟随电网频率变化的SP-WM波，从而精确控制后级逆变器。

三、结语

硬件设计论文范文篇8

步进电机是机电一体化产品中关键部件之一，通常被用作定位控制和定速控制。步进电机惯量低、定位精度高、无累积误差、控制简单等特点。广泛应用于机电一体化产品中，如：数控机床、包装机械、计算机设备、复印机、传真机等。

Abstract

Thisarticlemainlyelaboratedhasbeenhangingthemovementcontrolsystemmerit,introducedwashangingthemovementcontrolsystemfunction,theprincipleandthedesignprocess.Ishangingthemovementcontrolsystemisoneofincontrolengineeringdomainimportantapplications,itsmaintargetistoiscontrolledtheobjectthemovementcondition,includingpath,speedandpositionimplementationcheck.Themovementcontrolsystemcompareswithothercontrolsystems,hasthesystemmodelsimply,thecheckalgorithmisunitary,alsonotcomplexcharacteristicandsoonnon-linearityandcouplingsituation.Alsoispreciselybecausethemovementcontrolsystemcanimplementtothepath,therunningrate,thepointingaccuracyaswellastherepetitionprecisionaccuracycontrolrequirement,hasthebroadapplicationforegroundineachcategoryofcontrolengineering,thereforethemovementcontrolsystemhasatpresentbecomeinthecheckstudyapplicationdomainverymuchsignificanttheresearchdirection.Throughthemonolithicintegratedcircuittosteppingmonitorcheck,implementedthemotor-driventocausetheobjectatontheboardwhichinclinedthemovement,ThecontrolsectionistheSST89E52monolithicmicrocomputerwhichSSTCorporationproducesprimarily,withwhenthe1602LCDliquidcrystalscreenandaccordingtoturnedhasimplementedwiththeuserinteractive,throughthekeyboardentrydifferentcontrolcommand,theliquid-crystaldisplaywasallowedtodisplaythesettingvalueandtherunthecoordinates.TheelectricalmachinerycontrolsectionusedLM324Nfourtotransportputsandisconnectedtheelectronicprimarydevicevoluntarilytodevelopthe42BYG205steppingmonitoractuationelectriccircuittoimplementtheelectricalmachineryaccuracycontrol.Thealgorithmpartiallyforwillsuitthemonolithicintegratedcircuitsystemtooperatecarriesonoptimizesmanytimes,willreducethemicroprocessortheoperand.Hascompletedtheobjectvoluntarilythemovementandaccordingtothedifferentsetuppathmovement.

KeywordsMagneto;1602LCD;LM324N;Drivecircuit

选择步进电机时，首先要保证步进电机的输出功率大于负载所需的功率。而在选用功率步进电机时，首先要计算机械系统的负载转矩，电机的矩频特性能满足机械负载并有一定的余量保证其运行可靠。在实际工作过程中，各种频率下的负载力矩必须在矩频特性曲线的范围内。一般地说最大静力矩Mjmax大的电机，负载力矩大[1]。

选择步进电机时，应使步距角和机械系统匹配，这样可以得到机床所需的脉冲当量。在机械传动过程中为了使得有更小的脉冲当量，一是可以改变丝杆的导程，二是可以通过步进电机的细分驱动来完成。但细分只能改变其分辨率，不改变其精度。精度是由电机的固有特性所决定。

选择功率步进电机时，应当估算机械负载的负载惯量和机床要求的启动频率，使之与步进电机的惯性频率特性相匹配还有一定的余量，使之最高速连续工作频率能满足机床快速移动的需要。

基于单片机的悬挂运动控制系统，具有硬件电路结构简单，精确度高，抗干扰性强等优点。

1.2课题目的

培养综合运用四年大学所学知识去分析问题和解决实际问题的能力。在实践中检验所学知识,从而加强理论与实践的相结合。体验一个科研项目开发的全过程，学会单片机开发应用方法,锻炼应用能力,动手能力。本课题设计是具有一定难度的基于单片机的应用系统开发项目，培养学生创新精神和创新能力。通过这次毕业论文及设计，检验的综合素质和专业教育的培养效果，并且使学会阅读、利用英文文献资料，阅读并翻译外文资料的能力，学会设计报告和论文。

1.3课题意义

随着社会的发展、科技的进步以及人们生活水平的逐步提高，各种方便于生活的自动控制系统开始进入了人们的生活，以单片机为核心的自动门系统就是其中之一。同时也标志了自动控制领域成为了数字化时代的一员[3]。它实用性强，功能齐全，技术先进，使人们相信这是科技进步的成果。它更让人类懂得，数字时代的发展将改变人类的生活，将加快科学技术的发展。

通过对“微机控制自动门系统”的研究和设计，精心撰写了微机控制自动门系统论文。本论文着重阐述了以单片机为主体，LED点阵显示芯片及步进电机为核心的系统。

本设计主要应用SST89E58作为控制核心，LED点阵显示芯片、步进电机、压力传感器、电位器相结合的系统。充分发挥了单片机的性能。其优点硬件电路简单，软件功能完善，控制系统可靠，性价比较高等特点，具有一定的使用和参考价值。

1.4应解决的主要问题

在基于单片机的悬挂运动控制系统中，主要分三个部分设计，一个是输入和键盘显示模块；另一个是步进电机驱动模块；第三个是最小系统和输出模块设计。主要解决的问题是：

1.单片机最小系统硬件设计；

2.步进电机驱动模块设计；

3.输出部分的软硬件设计；

4.主程序设计；

5.绘图板的设计。

1.5技术要求

设计一电机控制系统，控制物体在倾斜（仰角≤100度）的板上运动。

在一白色底板上固定两个滑轮，两只电机（固定在板上）通过穿过滑轮的吊绳控制一物体在板上运动，运动范围为80cm×100cm。物体的形状不限，质量大于100克。物体上固定有浅色画笔，以便运动时能在板上画出运动轨迹。板上标有间距为1cm的浅色坐标线（不同于画笔颜色），左下角为直角坐标原点。

目录

第1章绪论1

1.1课题来源1

1.2课题目的1

1.3课题意义2

1.4应解决的主要问题2

1.5技术要求2

第2章方案论证4

2.1可行性研究4

2.1.1经济可行性研究4

2.1.2技术可行性研究4

2.1.3方案提出5

2.1.4方案分析5

2.1.3方案确定7

2.2需求分析7

第3章过程论述8

3.1概要设计8

3.1.1系统功能设计8

3.1.2系统结构设计8

3.2详细设计9

3.2.1硬件设计9

3.2.2软件设计19

第4章系统测试28

4.1硬件测试28

4.2软件测试28

4.2.1单元测试28

4.2.2集成测试30

4.2.3功能测试31

4.2.4测试结果32

结论33

后记34

硬件设计论文范文篇9

摘要：本文设计一种智能电子解说系统,具有智能化、个性化、高音质、实用性强等特点。让游客按照设定的经典路线，选择景点或展位的讲解使每个观众不但得到每个展位、景点的完整信息,而且感受到高清晰、低噪声的音响效果，电子旅游解说系统的出现,使看起来简单的解说系统融入了科技的因素。

本文正是基于凌阳公司的SPCE061A单片机并采用A2000语音压缩算法对语音信号进行了压缩存储以及播放。由游客控制选择按键来播放语音，这样大大降低了外面的干扰，使每个观众不但得到每个展位、景点的完整信息,而且感受到高清晰、低噪声的音响效果。

关键词：旅游；电子解说；电子导游；凌阳单片机

1绪论

随着改革开放和经济的发展，旅游业也获得了长足的发展，节假日外出旅游已成为人们的首选。对大多数零散游客来说，希望有一种不受制于人的辅助导游手段，迫切需要一种携带方便、操作简便的电子语音导游器。

本文设计一种智能电子解说系统,选用了凌阳公司的SPCE061A单片机并采用A2000语音压缩算法对语音信号进行了压缩存储，经过这样处理合成后的语音音质良好，放音时间持久，而且机体积很小。

2凌阳单片机简介

SPCE061A是凌阳科技研发生产的性价比很高的一款十六位单片机。该芯片拥有8路10位精度的ADC，其中一路为音频转换通道，并且内置有自动增益电路。这为实现语音录入提供了方便的硬件条件。

凌阳音频压缩算法处理的语音信号范围是200Hz-3.4KHz的电话语音。根据不同的压缩比分为以下几种：SACM_A2000、SACM_S480、SACM_S240。SACM-A2000音频压缩算法的压缩比较小，编码速率可选择16kbit/s、20kbit/s、24kbit/s三种之一，具有高质量、高码率的特点，适于高保真语音或音乐。

3硬件系统设计

本系统的硬件部分主要实现路线的显示和景点语音的播放。根据景区景点设计一条经典路线，将沿途主要景点用高亮三色LED显示。红色表示还没有听过解说的最近的景点，黄色表示正在听取解说词的景点，绿色表示最后播放过解说词的景点。语音播放按键分为景点相应放音、暂停、继续放音、结束等。音频信号存储在凌阳语音储存芯片中。语音信号放大由凌阳公司开发的专门用于语音信号放大的芯片SPY0030A完成。整个系统的控制由凌阳单片机SPCE061A实现。具体硬件系统框图如图1所示。

4软件系统设计

本设计选用了SACM-A2000语音压缩算法对语音信号进行了压缩存储。再利用中断进行键盘扫描程序循环扫描按键，获取按键信息后和内置的操作码比较，用来确定播放相应的语音和显示相应的LED灯。景点的解说词事先利用凌阳内置提供的工具进行压缩和存储。

系统的主程序流程图如图2所示，假设主要讲解景点共4处，分别由KEY1～KEY4控制播放，KEY5是暂停播放、KEY6是继续播放、KEY7停止播放。开机时对系统初始化，包含对显示景点的初始化、对语音播放模块初始化、对键盘初始化等。在键盘初始化中设置时基频率为128Hz的中断，并打开中断。这是为在中断中扫描键盘，利用延时法去抖动，延时时间是响应多少次128Hz中断过程。在KEY1～KEY4键控制下播放景点解说词实际是提取相应景点的语音信息的起始存储地址，然后执行相应的语音播放程序。由于语音播放中断服务子程序必须放在TMA-FIQ中断源上，进入中断服务程序必须先保护寄存器，接着判断是不是TMA-FIQ中断。若是，还要判断是哪一段语音要播放，也就是要获取播放语音的起始地址。在TMA-FIQ中断调用F_FIQ_Service_SACM_A2000函数译码播放。

5制作

录制的语音文件在播放前需转换为SACM_A2000格式的压缩文件。语音压缩可以使用凌阳语音压缩工具（CompressTool）完成。该压缩工具支持.wav格式的语音压缩，但要求压缩语音资源属性为8kHz,16位，单声道。

6结论

经过测试，电子语音导游器的性能达到了设计目标，具体如下：各景点语音解说资料、开机欢迎语音信息播放正常，声音清晰；各按键功能正常，各LED管显示正常。凌阳公司的SPCE061A的结构特点及其相关的开发平台，为我们开发带语音特色的产品方案带来了很大的方便，本系统仅是SPCE061A的一个基本应用，体现了SPCE061A多种资源对产品开发的极大支持，同时体现了其的语音特色。

参考文献

硬件设计论文范文篇10

关键词：毕业论文；生物工程；生物技术；生物制药

1背景

应用型本科院校的办学定位是以地方化为主，以服务社会人才需求为导向，面向区域经济发展，培养高层次应用型人才。应用型本科高校生物类专业毕业论文作为本科教学计划的最后实践环节，其重要性主要体现在培养学生具有生物产业相关研发、生产、质检等环节高阶性的思维能力。同时本科阶段肩负塑造学生开拓进取、诚实守信精神以及良好科学素养的责任。应用型本科高校在注重培养学生扎实基础理论知识的前提下，应做好对学生在生物相关产业的延展性思维的引导。此类高校立足于地方经济建设，要结合专业培养目标制定合乎应用型特点的选题方案，对论文的实施过程中，结合本类型高校的实际做到对学生综合能力的培养，保障本科毕业论文的工作量、系统性以及创新性三个原则。

2毕业论文选题

根据本校的教学实际，涉及生物工程、生物技术和生物制药三个生物类本科专业。依据培养目标，力求使学生通过毕业论文环节培养学生文献的查阅、论文的撰写、实验的设计以及动手能力，同时潜移默化地培养学生团队意识、科学真理的求索精神以及刻苦的专研态度。本科毕业论文阶段是本科生综合性素养的养成的重要环节，力求通过该环节使学生能够身体力行，理论和实践融会贯通，以更蓬勃、更具朝气的状态在未来学业和工作中迎接新的挑战。首先，从选题的专业性上看，避免空泛的选题，选择综合性较强的题目。题目的设置能够使学生有一定的参与感，避免学生有空中楼阁的感觉。如果能在对学生进行全面分析的基础上进行题目的设计、任务书的下达更合适。如果条件允许，进行面谈非常有必要，在面谈中挖掘学生的兴趣点，了解学生的知识覆盖度，将为毕业论文环节的顺利开展提供充实的保障。总之，论文的主体是学生，以学生作为出发点去设置题目将能起到真正地因材施教。生物类本科论文所涉及的题目主要（1）生物资源的普查及其多样性研究；（2）生物制品工艺的优化；（3）天然产物的提取、活性研究及其生物制品的加工；（4）质检方法的延伸和拓展；（5）生物体遗传转化以及分子改造；（6）生物信息学；（7）工厂的设计等。题目的设计要综合利用学校的软硬件资源，促使学生有的放矢地根据题目去思考。题目设计的优劣以是否能够挖掘学生的潜力、发挥出学生的主观能动性开展实验为考量的标准。其次，从选题的深度上看，选题的难易程度要适中甚至略微偏难。学生在进行毕业论文阶段，在指导教师的指导下合理地安排时间，在保证论文工作量的前提下，有一定的压力促使学生进行开拓性的创新。培养学生独立思考问题的能力以及抗压能力。学生在撰写毕业论文环节中会遇到意外状况，例如菌种污染、细胞凋亡、提取率过低、PCR无条带、方法设计不合理等。指导老师要引导学生保持积极的心态去应对突发状况，做好合理的补救措施。所以论文的选题设计中要加应对意外的时间阈值，激励学生迎难而上的勇气，开拓和创新的精神。毕业论文的选题要能拔高学生的综合能力为前提，给学生一个深入的切入点，学生通过努力，通过积极地调配软硬件资源条件可以达到的合理高度。近年来，高校新进博士教师增多，这类人群特点是学历高、科研能力强，但教学经验有限，往往以博士期间的想法去设置题目，导致选题过难的现象普遍存在。学生往往心有余而力不足，容易面对过难的论文题目而不知所措，在教师的按部就班的实验设计下草草结题，没有得到相应的思维训练以及违背了论文环节的初衷。在目前高校背景下，要做好新老教师业务上的匹配互补，做好论文选题工作。再次，选题的系统上来看，生物类专业毕业论文的选题要有一定的完整性和系统性。选题的设计要有一个出发点，学生通过科学问题的思考、文献查阅、实验设计、结果呈现到最终结果拿回到文献中进行深度性地总结讨论。从而形成完整的思维闭环。论文的整体篇幅上有层次推进的逻辑性，而不是空泛性的漫谈。论文严谨的思维逻辑性的呈现就需要指导教师能够依托学术背景进行合理毕业论文的框架设计。对学生进行有的放矢性的引导，学生的论文推进是以导师事先设置好的思维导航点进行逐层深入的。学生在论文整个环节中进行文献查阅、思辨，以及进一步的实验实施，和指导教师讨论，最终回归到事先设置的科学问题上。学生在整个环节能够切身体会到科研的严谨性和慎思性。

3毕业论文环节的过程管理

学生始终是高等教育的主题，以学生为中心的培养必须建立在挖掘学生主观能动性的基础之上。学生的毕业论文环节，过程管理是论文工作能否达标的重要质控环节。而过程管理更加注重精细化和细节化。抓好学生的毕业论文环节的过程管理必须在系统性地梳理各个环节的中心工作的基础上实施。结合本校的工作实际，毕业论文环节可以从以下5个方面进行推进。第一，任务书下达至开题环节，该环节注重学生对题目的深度性理解。指导教师要帮助学生做好对题目的正确理解，让学生做好知识体系、心理情绪、时间把控上的准备。学生对题目理解的深入程度直接关系到后续论文的质量和格局。而毕业论文任务书是指导教师在定题后，对题目的任务、要求、进度等方面进行的初步说明。指导教师要严谨而规范地下达任务书，让学生能够较明确地意识论文阶段的开始。基于先入为主的心理学效应，学生对论文的首份正式性文书的感知是比较强烈和概念化的。任务书下达之后，在开题报告完成之前，学生要积极地准备查阅中外文文献，广泛涉猎。学生通过开题报告的写作能较明确地理清课题的背景、社会价值、研究基础以及需要攻克的重点和难点等。开题报告是学生具体实施的依据，是对任务书明晰实施的基础。第二，开题环节至中期环节。在学生完成开题环节后，就进入到课题的具体实施过程。这个阶段需要学生身体力行、高效地利用时间去完成开题报告订立的目标。此阶段导师要对学生更详细的指导，可以定期让学生做论文进展汇报，对照开题报告，把握具体实施过程中遇到的问题以及实验设计中新的发现。此阶段需要指导教师较深入地跟进，以期及时高效地解决学生的问题。该阶段学生心理诉求也是必须进行关注和正面性引导的，高年级本科生面临升学考研、就业等问题，情绪上波动较大，时间上容易受到影响。指导教师要关心学生，站到学生的立场上去思考问题，以给予他们及时和有效的帮助，同时根据学生的具体问题，帮助他们合理安排，以期高效地投入到论文实施环节。第三，中期环节至实验或设计完成环节。中期环节是学校官方性的论文环节的过程监控。指导教师利用此环节对学生进行正式的阶段性反馈，让学生做好前期的总结以及后期的调整、推进工作。大多学校需要提交中期报告，中期阶段可以对学生具体实施的工作进行全面的评估，同时对已解决的问题以及解决办法进行阶段归纳，对尚存在的问题以及解决方案进行进一步的展望。指导教师在此阶段要对学生从开题以来实施的工作进行把脉诊断，同时要衡量学生对论文的理解深度以及后期的方向把控，现有的软硬件条件是否可以满足学生后期的需要，学生时间安排是否需要调整等一系列问题。中期环节是实施和设想之间的一个协调性环节，需要兼顾实施过程中诸多因素对目标达成度的影响，是一个全面调整的阶段。中期检查之后，要引导学生做好论文工作的推进以及收尾工作，此阶段需要学生目的明确的实施既定计划，按照时间进度进行全方位推进。第四，论文的定稿环节，论文写作阶段要对研读文献的概括、实验数据进行总结分析。写作要基于核心问题的提出、解决这条线索上，而不是空洞的记述、简单的数据罗列。此阶段导师要把握好学生的整体思维，防止片面化的思考，尤其是有些学生会把论文实施过程中的一些旁路线索性问题扩大化。论文的整体思维应该基于中外文文献的查阅提出核心待解决问题，然后拟定出合理的研究方案去实施，实施后获得的数据从而得出一个结论用来回复核心问题。论文的整体是一个严密的闭环。学位论文的写作过程中，学生要基于一种客观、陈述性语言进行写作，学位论文要体现出严谨、客观的原则。第五，答辩环节，本科阶段论文答辩工作是对论文工作的全面考核，也是对学生科研思维能力训练的重要环节。在论文定稿后制作演示文稿进行汇报，答辩委员会根据论文中涉及的核心问题、实施方法进行考核。指导教师要在答辩之前对学生进行氛围营造，要让学生意识到答辩环节的重要性，不要轻视、懈怠，也不要惧怕，要认真地准备，做好功课。演示文稿不是简单地把论文进行复制粘贴，而是在论文的基础之上进行深化再加工，是论文整体性的凝练。答辩之前可以组织学生进行预答辩，让学生对语言组织、心理准备等方面有一个初步的适应。

4结语

应用型本科高校生物类专业毕业论文作为本科生完善自我，超越自我的重要环节，指导教师要立足于自身的学术背景，以培养目标的达成度为前提，做好统筹兼顾，以学生为主体，围绕科学性、深度性、系统性三个方面进行科学合理地选题，在毕业论文的实施环节中，要做好过程的管理，从任务书的下达到答辩环节需要根据每个阶段的特点进行针对性的辅导和论文质控工作。从而保障毕业论文工作量、系统性、创新性三个原则。

参考文献：

[1]谢朝晖.应用型本科院校生物制药专业创新人才培养模式思考[J].大学教育,2019(07):153-155.