安全处理器范文10篇

安全处理器范文篇1

关键词处理器、安全处理器、安全模块、密码模块

1引言

现有的安全技术似乎始终存在着局限性，防火墙被动防御无法阻止主动入侵行为、应用级过滤检测与处理能力存在矛盾，背负众望的IPv6技术也无法鉴别主机、用户真实身份，无法阻止攻击报文。当系统的安全越来越岌岌可危，人们开始尝试从芯片的角度去解决安全难题。要保证信息安全首先要保证拥有自有版权的安全芯片。目前，安全芯片设计在信息安全领域已取得了很大成绩，在密码学研究方面已经接近国际先进水平，嵌入式密码专用芯片也已开发成功，但密码芯片在功能与速度方面还滞后于系统和网络的发展，特别在高速密码芯片方面与国际先进水平有很大差距。同时，在CPU方面，不管是通用处理器、嵌入式处理器还是专用微处理器技术已经很成熟，国内多个单位都把嵌入式处理器作为切入点，如中科院计算所的“龙芯”、北大微处理器中心的“众志”、中芯的"方舟"等，嵌入式CPU已作为SOC芯片的核心，但很少考虑安全方面，特别是针对国内的专用密码算法。具有自主版权的CPU才是安全的CPU，只有具有自主知识产权的CPU不断取得新突破，对我国的信息安全才具有重大现实意义。随着网络速度的不断提高，微电子技术的不断发展，在芯片中加入安全功能成为一种趋势，特别是在个人电脑的芯片设计中。研制安全处理器将是今后安全产品的发展趋势。

2安全处理器的技术跟踪2.1嵌入式处理器

目前处理器的划分从应用角度出发，分三类：通用处理器、嵌入式处理器、专用处理器。这些分类都是相对的，只是在一定程度上反映CPU的特性。

根据CPU的特性，选择嵌入式处理器[2]为主要的研究对象。它的有利方面表现在：

(1)芯片设计技术，EDA工具已有很大发展，完全可将一个完整的系统集成在一个芯片上，即SOC(SystemOnChip)。这一技术使开发速度大大加快，可实现自主的知识产权。

(2)与嵌入式CPU配套的软件，从嵌入式OS(包括Linux和其他自主OS)到在它上面运行的应用程序，不像PC的软件那样受到微软垄断的影响，完全可以自主开发。

(3)嵌入式CPU对半导体生产工艺的要求适合我国的国情。多数不必采用最先进、昂贵的半导体工艺，能充分发挥国内现有的半导体生产能力。

系统芯片技术使嵌入式应用系统的开发越来越倾向于以32位CPU为核心，传统的8位微处理器由于芯片面积小，开发方便，得到了广泛的应用。但由于其总线宽度仅为8比特，性能相对较低。而随着应用的不断扩展，系统控制部分越来越复杂，对微控制器的性能要求也日趋提高。32位CPU核是发展趋势，掌握了自主32位CPU核的技术，在安全应用领域具有重大意义。纵上所述，我们研究的安全处理器采用的是32位嵌入式处理器。

2.2安全处理器

目前，市场大部分的安全产品采用传统的应用电子系统设计，其结构都是通过CPU软件运算密码算法或者将密码算法用硬件FPGA实现，然后用CPU控制。这样的结构使安全产品的速度受到约束，产品的集成度不高，不能降低产品的成本。

对于安全处理器来说，不是以功能电路为基础的分布式系统综合技术，而是以功能IP为基础的系统固件和电路综合技术。因此，安全处理器是集处理器和安全技术于一体。其功能的实现不再针对功能电路进行综合，而是针对系统整体固件实现进行电路综合。电路设计的最终结果与IP功能模块和固件特性有关，而与PCB板上电路分块的方式和连线技术基本无关，从而使所设计的结果十分接近理想设计目标。当前，国外已经有些公司研制生产出了安全协议处理器，如Hifn公司近日推出最具性价比的HIPPII8155安全协议处理器，适用于路由器、交换机及VPN网关等IPsec和SSL等应用。但是这些产品使用的是标准的公开算法如AES,DES等，不能满足国内安全产品的需要。文章所设计的安全处理器是基于专用算法的32位处理器。

3安全处理器的设计

安全处理器的设计将包括嵌入式操作系统、嵌入式系统程序和应用程序的开发；软件与硬件的划分、协同设计、协同仿真；电路的综合、布局布线等等。在完成对当前微处理器、SOC设计技术和安全处理器等新技术的跟踪后，结合对CPU和密码芯片的实践，设计了安全处理器的结构、算法核的结构和软件。

3.1安全处理器结构

安全处理器采用的基本体系结构如下：

采用这种系统结构，CPU能通过内部总线控制各个模块部分，DMA控制器也能通过内部总线控制各个模块之间的数据传输。且CPU能响应各个模块的中断，中断控制器控制着优先级和响应模式；总线控制器控制着内部总线的状态；安全模块能产生中断并具有状态值可供查询和使用。

安全处理器能独立作为数字信号处理器DSP使用；也能通过PCI、存储器扩展等通用接口连接显示器、硬盘等外设、存储器可以组成微计算机环境。

作为专用芯片时，一般用来研制安全设备，对用户的数据进行保护。将密码算法模块挂在系统总线上，(系统总线采用ARM公司的AMBA2.0规范[1])，密码算法模块有主模式和从模式两种工作模式，通过微处理器核来初始化、配置密码模块。这样，单个的SOC[3]可以实现网络加密，当安全处理芯片接受一个从MAC发来的数据包后，由操作系统的TCP/IP应用程序分析数据包，根据协议提取加/脱密操作有关的数据，将密码模块设置为从设备，安全处理器按照密码模块的要求，送相关的地址、长度、或者密钥等参数，然后将密码模块置为主设备，由密码主设备申请总线传输，从MAC或存储器中读入数据，进行加、脱密算法运算，添加一些必要的信息，将结果数据送到MAC或者目的存储器中。采用这种结构不但实现了使用一个安全处理器就完成了网络数据包的加脱密，而且由于密码模块直接挂在系统总线上，提高了加脱密速度。同时由于集成在一个芯片上，增加了密码模块的安全性。从而根据不同的用户需求，研制开发成不同种类的安全保密设备。安全模块分为专用密码算法核、公开密码算法核、运算加速器和快速驱动引擎。安全模块核心部件挂接在系统的高速总线上，为了提高其利用率，采用虚拟部件的结构和算法部件驱动引擎。不同的算法操作对应不同的指令，这些指令为专用指令，需要编译器的支持或者通过微指令执行。物理寻址范围一般较窄，输入/输出支持DMA、I/O、Burst等总线结构的所有操作。操作的策略实现预置/预测机制，采用4位指令执行状态标记。密码算法核预设两组物理实体，实体间相互独立。算法的逻辑位宽128bit，为部件级流水线的工作方式。数据处理按序进行，操作结果按序写入，回写操作受指令的执行状态控制。算核中还嵌入部分微代码，支持特定的应用和专用算法的测试、密码算法的自动配置和参数下载，从而确保密码算法硬件的可靠性和安全性。

密码算法部件的结构如下：

Reset(复位)来自芯片的复位控制器模块，中断及响应与芯片的中断控制器相连，状态反映在芯片的状态寄存器中，CLK来自芯片的PLL模块，最高频率为160MHz，地址线、数据线等与芯片的内部总线相连，扩展控制可以连接已有的外部安全密码模块。

密码算法核采用两种工作方式主设备模式和从设备模式。当工作在主设备模式时，写完密钥后，密码模块按AHB规范[1]申请总线，在请求总线成功后，密码模块将源地址发送到总线上，将源地址中的数据读入SFIFO中，释放数据总线，处理器可以并行完成其余任务。同时，模块内部从SFIFO中读出数据，进行算法运算，同时将加密结果写入EFIFO中。通过这种工作方式，可以提高加脱密速度，并行完成任务。密码模块工作在从设备模式时，处理器以存储器模式访问专用算法核，适应于低速产品的需要。

3.3安全处理器的软件特征

安全处理器的软件是实现嵌入式系统功能的关键，对安全处理器系统软件和应用软件的要求也和通用计算机有所不同。

(1)软件要求固态化存储。为了提高执行速度和系统可靠性，嵌入式系统中的软件一般都固化在存储器芯片或作为BIOS。

(2)软件代码高质量、高可靠性。尽管半导体技术的发展使处理器速度不断提高、片上存储器容量不断增加，但在大多数应用中，存储空间仍然是宝贵的，还存在实时性的要求。为此要求程序编写和编译工具的质量要高，以减少程序二进制代码长度、提高执行速度。

(3)系统软件(OS)的高实时性是基本要求。

(4)在多任务嵌入式系统中，对重要性各不相同的任务进行统筹兼顾的合理调度是保证每个任务及时执行的关键，单纯通过提高处理器速度是无法完成和没有效率的，这种任务调度只能由优化编写的系统软件来完成，因此系统软件的高实时性是基本要求。

(5)多任务操作系统是知识集成的平台和走向工业标准化道路的基础。

4安全处理器的应用

安全处理器的应用很广阔，既可以用来设计终端加密设备，又可以设计线路式加密设备，完成批信息加/脱密处理、数字签名、认证和密钥管理等功能。安全处理器具有PCI、MAC、USB等接口，直接与接口器件相连。线路上的数据流通过接口芯片流入安全处理器芯片的相应接口模块，数据被接受。CPU对收到的一帧（包）数据进行处理，支持SDLC/HDLC、PPP、DDN、FR等协议，需要加（脱）密的数据通过处理器芯片的内部总线与密码模块进行交换，由密码模块完成加（脱）密操作，处理完的数据最后由CPU控制通过相应的接口发送出去。安全处理器将专用密码算法核和处理器集成在一个芯片上，最大限度的减少了部件之间的连接，提高了系统的安全性和可靠性，充分保证了高性能和高性价比，优越性会越来越明显，必将会得到更广泛的应用。

参考文献

〔1〕AMBASpecification（AdvancedMicrocontrollerBusArchitectureSpecification）

安全处理器范文篇2

关键词处理器、安全处理器、安全模块、密码模块

1引言

现有的安全技术似乎始终存在着局限性，防火墙被动防御无法阻止主动入侵行为、应用级过滤检测与处理能力存在矛盾，背负众望的IPv6技术也无法鉴别主机、用户真实身份，无法阻止攻击报文。当系统的安全越来越岌岌可危，人们开始尝试从芯片的角度去解决安全难题。要保证信息安全首先要保证拥有自有版权的安全芯片。目前，安全芯片设计在信息安全领域已取得了很大成绩，在密码学研究方面已经接近国际先进水平，嵌入式密码专用芯片也已开发成功，但密码芯片在功能与速度方面还滞后于系统和网络的发展，特别在高速密码芯片方面与国际先进水平有很大差距。同时，在CPU方面，不管是通用处理器、嵌入式处理器还是专用微处理器技术已经很成熟，国内多个单位都把嵌入式处理器作为切入点，如中科院计算所的“龙芯”、北大微处理器中心的“众志”、中芯的"方舟"等，嵌入式CPU已作为SOC芯片的核心，但很少考虑安全方面，特别是针对国内的专用密码算法。具有自主版权的CPU才是安全的CPU，只有具有自主知识产权的CPU不断取得新突破，对我国的信息安全才具有重大现实意义。随着网络速度的不断提高，微电子技术的不断发展，在芯片中加入安全功能成为一种趋势，特别是在个人电脑的芯片设计中。研制安全处理器将是今后安全产品的发展趋势。

2安全处理器的技术跟踪

2.1嵌入式处理器

目前处理器的划分从应用角度出发，分三类：通用处理器、嵌入式处理器、专用处理器。这些分类都是相对的，只是在一定程度上反映CPU的特性。

根据CPU的特性，选择嵌入式处理器[2]为主要的研究对象。它的有利方面表现在：

(1)芯片设计技术，EDA工具已有很大发展，完全可将一个完整的系统集成在一个芯片上，即SOC(SystemOnChip)。这一技术使开发速度大大加快，可实现自主的知识产权。

(2)与嵌入式CPU配套的软件，从嵌入式OS(包括Linux和其他自主OS)到在它上面运行的应用程序，不像PC的软件那样受到微软垄断的影响，完全可以自主开发。

(3)嵌入式CPU对半导体生产工艺的要求适合我国的国情。多数不必采用最先进、昂贵的半导体工艺，能充分发挥国内现有的半导体生产能力。

系统芯片技术使嵌入式应用系统的开发越来越倾向于以32位CPU为核心，传统的8位微处理器由于芯片面积小，开发方便，得到了广泛的应用。但由于其总线宽度仅为8比特，性能相对较低。而随着应用的不断扩展，系统控制部分越来越复杂，对微控制器的性能要求也日趋提高。32位CPU核是发展趋势，掌握了自主32位CPU核的技术，在安全应用领域具有重大意义。纵上所述，我们研究的安全处理器采用的是32位嵌入式处理器。

2.2安全处理器

目前，市场大部分的安全产品采用传统的应用电子系统设计，其结构都是通过CPU软件运算密码算法或者将密码算法用硬件FPGA实现，然后用CPU控制。这样的结构使安全产品的速度受到约束，产品的集成度不高，不能降低产品的成本。

对于安全处理器来说，不是以功能电路为基础的分布式系统综合技术，而是以功能IP为基础的系统固件和电路综合技术。因此，安全处理器是集处理器和安全技术于一体。其功能的实现不再针对功能电路进行综合，而是针对系统整体固件实现进行电路综合。电路设计的最终结果与IP功能模块和固件特性有关，而与PCB板上电路分块的方式和连线技术基本无关，从而使所设计的结果十分接近理想设计目标。当前，国外已经有些公司研制生产出了安全协议处理器，如Hifn公司近日推出最具性价比的HIPPII8155安全协议处理器，适用于路由器、交换机及VPN网关等IPsec和SSL等应用。但是这些产品使用的是标准的公开算法如AES,DES等，不能满足国内安全产品的需要。文章所设计的安全处理器是基于专用算法的32位处理器。

3安全处理器的设计

安全处理器的设计将包括嵌入式操作系统、嵌入式系统程序和应用程序的开发；软件与硬件的划分、协同设计、协同仿真；电路的综合、布局布线等等。在完成对当前微处理器、SOC设计技术和安全处理器等新技术的跟踪后，结合对CPU和密码芯片的实践，设计了安全处理器的结构、算法核的结构和软件。

3.1安全处理器结构

安全处理器采用的基本体系结构如下：

采用这种系统结构，CPU能通过内部总线控制各个模块部分，DMA控制器也能通过内部总线控制各个模块之间的数据传输。且CPU能响应各个模块的中断，中断控制器控制着优先级和响应模式；总线控制器控制着内部总线的状态；安全模块能产生中断并具有状态值可供查询和使用。

安全处理器能独立作为数字信号处理器DSP使用；也能通过PCI、存储器扩展等通用接口连接显示器、硬盘等外设、存储器可以组成微计算机环境。

作为专用芯片时，一般用来研制安全设备，对用户的数据进行保护。将密码算法模块挂在系统总线上，(系统总线采用ARM公司的AMBA2.0规范[1])，密码算法模块有主模式和从模式两种工作模式，通过微处理器核来初始化、配置密码模块。这样，单个的SOC[3]可以实现网络加密，当安全处理芯片接受一个从MAC发来的数据包后，由操作系统的TCP/IP应用程序分析数据包，根据协议提取加/脱密操作有关的数据，将密码模块设置为从设备，安全处理器按照密码模块的要求，送相关的地址、长度、或者密钥等参数，然后将密码模块置为主设备，由密码主设备申请总线传输，从MAC或存储器中读入数据，进行加、脱密算法运算，添加一些必要的信息，将结果数据送到MAC或者目的存储器中。采用这种结构不但实现了使用一个安全处理器就完成了网络数据包的加脱密，而且由于密码模块直接挂在系统总线上，提高了加脱密速度。同时由于集成在一个芯片上，增加了密码模块的安全性。从而根据不同的用户需求，研制开发成不同种类的安全保密设备。

3.2安全模块的结构

安全模块分为专用密码算法核、公开密码算法核、运算加速器和快速驱动引擎。安全模块核心部件挂接在系统的高速总线上，为了提高其利用率，采用虚拟部件的结构和算法部件驱动引擎。不同的算法操作对应不同的指令，这些指令为专用指令，需要编译器的支持或者通过微指令执行。物理寻址范围一般较窄，输入/输出支持DMA、I/O、Burst等总线结构的所有操作。操作的策略实现预置/预测机制，采用4位指令执行状态标记。密码算法核预设两组物理实体，实体间相互独立。算法的逻辑位宽128bit，为部件级流水线的工作方式。数据处理按序进行，操作结果按序写入，回写操作受指令的执行状态控制。算核中还嵌入部分微代码，支持特定的应用和专用算法的测试、密码算法的自动配置和参数下载，从而确保密码算法硬件的可靠性和安全性。

密码算法部件的结构如下：

Reset(复位)来自芯片的复位控制器模块，中断及响应与芯片的中断控制器相连，状态反映在芯片的状态寄存器中，CLK来自芯片的PLL模块，最高频率为160MHz，地址线、数据线等与芯片的内部总线相连，扩展控制可以连接已有的外部安全密码模块。

密码算法核采用两种工作方式主设备模式和从设备模式。当工作在主设备模式时，写完密钥后，密码模块按AHB规范[1]申请总线，在请求总线成功后，密码模块将源地址发送到总线上，将源地址中的数据读入SFIFO中，释放数据总线，处理器可以并行完成其余任务。同时，模块内部从SFIFO中读出数据，进行算法运算，同时将加密结果写入EFIFO中。通过这种工作方式，可以提高加脱密速度，并行完成任务。密码模块工作在从设备模式时，处理器以存储器模式访问专用算法核，适应于低速产品的需要。

3.3安全处理器的软件特征

安全处理器的软件是实现嵌入式系统功能的关键，对安全处理器系统软件和应用软件的要求也和通用计算机有所不同。

(1)软件要求固态化存储。为了提高执行速度和系统可靠性，嵌入式系统中的软件一般都固化在存储器芯片或作为BIOS。

(2)软件代码高质量、高可靠性。尽管半导体技术的发展使处理器速度不断提高、片上存储器容量不断增加，但在大多数应用中，存储空间仍然是宝贵的，还存在实时性的要求。为此要求程序编写和编译工具的质量要高，以减少程序二进制代码长度、提高执行速度。

(3)系统软件(OS)的高实时性是基本要求。

(4)在多任务嵌入式系统中，对重要性各不相同的任务进行统筹兼顾的合理调度是保证每个任务及时执行的关键，单纯通过提高处理器速度是无法完成和没有效率的，这种任务调度只能由优化编写的系统软件来完成，因此系统软件的高实时性是基本要求。

(5)多任务操作系统是知识集成的平台和走向工业标准化道路的基础。

4安全处理器的应用

安全处理器的应用很广阔，既可以用来设计终端加密设备，又可以设计线路式加密设备，完成批信息加/脱密处理、数字签名、认证和密钥管理等功能。安全处理器具有PCI、MAC、USB等接口，直接与接口器件相连。线路上的数据流通过接口芯片流入安全处理器芯片的相应接口模块，数据被接受。CPU对收到的一帧（包）数据进行处理，支持SDLC/HDLC、PPP、DDN、FR等协议，需要加（脱）密的数据通过处理器芯片的内部总线与密码模块进行交换，由密码模块完成加（脱）密操作，处理完的数据最后由CPU控制通过相应的接口发送出去。安全处理器将专用密码算法核和处理器集成在一个芯片上，最大限度的减少了部件之间的连接，提高了系统的安全性和可靠性，充分保证了高性能和高性价比，优越性会越来越明显，必将会得到更广泛的应用。

参考文献

〔1〕AMBASpecification（AdvancedMicrocontrollerBusArchitectureSpecification）

安全处理器范文篇3

将来的汽车会集成更多的处理器，因为先进的应用和性能要求更为复杂的信号处理算法，包括安全、引擎和尾气排放控制、驾驶者与汽车的交互界面，以及车内信息和娱乐系统等。

汽车市场要求处理器供应商做出长期的承诺。例如，汽车制造商有时要求其供应商对某一处理器产品提供长达10～15年的供应承诺。下面我们将探讨针对汽车数字信号处理应用的各种处理器类型，以及各个类型的优缺点。此外，我们还将分析汽车应用的特殊要求对面向汽车市场的处理器的影响。

汽车应用中处理器的选择

汽车系统所用处理器的选择受多种因素的影响。最主要的选择标准一般包括汽车认证资格、片上集成度、性能、价格和节能等。软件开发工具的质量及软件组件的可用性也会影响到处理器的选择。处理器供应商对其产品的承诺以及将来的发展规划等也是重要的考虑因素。

由于关系到生命安全，汽车引擎、气囊控制和刹车系统等关

键的汽车安全系统对处理器有十分严格的可靠性和耐用性要求。因此，汽车安全系统应用对处理器供应商来说是最严峻的考验。这些应用要求处理器获得汽车认证资格，而且这类处理器都需要专门的设计、制造、封装和测试方法。

有许多非关键信号处理汽车系统也需要大量的处理器，比如车内导航和娱乐设备。尽管汽车整车制造商和汽车电子系统供应商对这类应用也要求高质量的组件，但要求毕竟没有关键性安全应用那么高。例如，用于车内系统的处理器一般不要求获得汽车认证资格。

现在，对性能要求最高的汽车信号处理应用是车内导航和娱乐系统。再过几年这一情形可能有所改变，因为新的安全系统开始采用视频和雷达处理，而且引擎和刹车控制系统将采用基于模型的复杂计算方法，目前流行的查找表参考方法也将被复杂的实时运算方法所替代。

在处理器上集成适当的外设、存储器和I/O接口有助于提高性能和稳定性，以及降低功耗和系统成本。汽车应用的片上集成要求与其它信号处理应用有很大的区别。因此，面向汽车应用市场的供应商必须针对这些应用的特殊要求而专门设计其处理器。多通道模数转换器对面向汽车控制系统的处理器特别有用。例如，一个引擎控制系统一般要接收来自数十个模拟传感器的输入信号。

附表：处理器类型、代表性供应商及处理器样品

对面向汽车控制系统的处理器来说，片上闪存是一个关键特性，因为这些系统要使用很大的查找表，有时需要现场更新。如引擎控制系统所用的查找表就包含来自各种控制组件（比如加油器和点火线圈）的数万个校准点（或类似输出值）。校准点数据一般是在汽车出厂前在实验室确定的，但汽车使用一段时间后某些校准点可能需要调整。片上闪存就可以利用从汽车经销商处下载的数据现场更新校准点或控制算法的其它参数。

与采用单独的闪存芯片相比，将闪存集成在处理器上的最大好处在于系统性能的提高和成本的降低。虽然集成的片上闪存对系统开发商很有价值，但处理器供应商要实现它却非易事。经汽车认证的处理器对高温的要求比主流闪存技术所能承受的温度要高。可想而知，在这一市场上竞争的处理器供应商往往需要投入大量的资源以开发可在汽车系统上稳定工作的闪存技术。

数字网络收发器有助于分布式系统中处理器间的通信。有各种各样的网络协议针对不同的汽车系统。面向特定汽车应用的处理器一般都为相关协议集成了网络收发器。例如，控制域网络（CAN）协议一般用于引擎和变速控制网络。而面向媒体的系统传输（MOST）协议则针对车内信息娱乐应用，如音频、视频、导航及通信等。

对于面向关键应用的处理器，先进的片上调试追踪单元也十分有用。这种追踪功能可为系统开发者提供详细的处理器、软件和操作系统状态信息，这些信息对验证和调试特别有用。针对全球嵌入式处理器调试接口的Nexus5001论坛标准定义了软件与片上调试硬件的接口。该标准最早由IEEE行业标准和技术组织（IEEE-ISTO）于1999年制定，现已更新到IEEE-ISTO5001-2003。该标准的开发者希望它能够鼓励开发工具供应商将片上调试追踪单元添加进来，或加强对它的支持。

车内信息和娱乐系统是当前汽车应用中对计算性能要求最高的信号处理系统，主要是因为这些系统涉及到视频处理等需要强大信号处理功能的应用。一个高档信息娱乐系统可能包括多通道音频系统、DVD播放器、GPS导航系统，以及免提移动电话，所有这些都集成进一个系统内。针对车内信息娱乐系统的处理器包括相对高性能的DSP、DSP增强型通用处理器（GPP），以及DSP/GPP混合器件。这些处理器一般工作于200至750MHz的时钟速率范围内。

相反地，针对引擎和刹车控制等关键控制系统的处理器一般都是中等性能的处理器。采用较大的芯片制造工艺（如0.18或0.25微米）比较容易满足高温等恶劣工作环境的要求，而且控制应用的处理速度要求一般不太高。因此，相对较低的最大处理器时钟速度（40至150MHz）和较大的制造工艺是这类应用的最佳选择。然而，这类应用对处理性能的要求也在不断提高，处理器供应商必须调整策略，以便在满足高温要求的同时获得更高的性能。

汽车应用对价格特别敏感。处理器供应商不得不开发高集成度的专用处理器以降低系统成本。虽然汽车应用对价格比较敏感，但汽车资格认证过程却代价不菲，而且这些成本会增加芯片成本。结果，经过汽车资格认证的处理器一般要比非认证的同类产品贵。在汽车信号处理系统中，高效节能一般不是主要问题。只有在引擎运转和电池充电系统启动的时候，引擎、底盘和刹车控制等系统才处于工作状态。

尽管如此，高效节能在某些应用中也很重要。有些系统在引擎关闭时处于工作状态，它们的功耗必须很低以便电池耗能不会影响引擎启动。例如，车内信息娱乐设备就是这类应用之一。还有些系统必须密封得很好以免受到外界环境影响。在这种情况下，这类系统的封装可能会影响散热，因此功耗不能太大。

针对汽车应用的信号处理器

在当今的汽车系统中，有很多类型的芯片用于完成信号处理任务，从8位MCU到DSP，再到FPGA。在信号处理扮演重要角色的系统中，8位和16位MCU现已不常被采用，因为它们的处理性能有限。为降低成本，系统开发商往往选择那些性能正好够用的处理器。但对某些应用，预留一些性能空间是比较明智的，尤其是车内信息娱乐系统，更能从这一性能空间的灵活性中获益，因为有些功能应用（如语音识别、导航及音频控制）在选择处理器时发展得尚不完善。

32位嵌入式通用处理器（GPP）一般用于中等性能要求的汽车信号处理控制系统。这一档次的处理器一般采用RISC结构，所用指令简单、普通且几乎无并行指令。GPP在强调决策和控制流变化的算法处理上特别有效，但许多情况下其信号处理性能也不错。此外，GPP也是很好的编译对象。与一些难于编译的特殊DSP结构相比，GPP编译代码是相当有效的。流行的32位GPP结构（比如MIPS、ARM和PowerPC）已广泛应用于汽车和非汽车应用系统。

市场的广泛认可所带来的优势包括丰富的第三方软件组件供应和强大的开发工具支持。这一类别的处理器包括德州仪器的TMS470系列（基于ARM7内核）和飞思卡尔的MPC500系列（基于PowerPC内核）。这两种处理器都在32位通用处理器内核上集成了汽车专用外设。飞思卡尔的MPC500系列处理器集成了外设、存储器和专用I/O接口，主要针对引擎和变速控制应用，它带有大容量的闪存、多个CAN接口、一个Nexus调试接口、多个ADC，以及多个先进的定时模块。

DSP、DSP/GPP混合器件以及DSP增强型GPP一般用于车内信息娱乐系统及需要信号处理功能的控制系统。这些处理器带有特殊的功能，包括多积聚硬件、大容量存储带宽，以及采用多运行算法的指令。这些特性综合起来，可大大加速数字信号处理算法，比同样时钟速率的GPP要快得多。

DSP/GPP混合器件及DSP增强型GPP意在集成DSP和GPP的最佳特性：DSP的信号处理功能以及GPP在决策密集型算法和编译代码中的高效率。这种功能组合对那些既要求信号处理又需要决策处理的系统尤其重要。这类处理器包括德州仪器的TMS320C2000系列、飞思卡尔的MC56F83xx系列、瑞萨的SH7760，以及模拟器件公司的ADSP-BF53x（Blackfin系列）。

FPGA似乎不大适合汽车处理应用，因为它们一向以昂贵著称。然而，最近几年FPGA供应商推出了一系列低成本、高效率的器件，使得FPGA也成为汽车系统的可选方案。与传统的固定结构处理器（比如DSP和GPP）不同，FPGA不受预先设定的指令集限制。相反，FPGA可为系统设计者提供极大的设计灵活性，以便开发适于特定应用的处理结构。

由于FPGA具有强大的并行处理能力，其信号处理速度比最快的固定结构处理器还要快。但高性能是要付出代价的：基于FPGA的信号处理系统的开发成本要比固定结构软件开发的成本高得多。虽然FPGA在汽车系统中的作用会逐渐扩大，但目前它主要用于车内信息娱乐系统的接口。当然，一旦FPGA进入汽车系统，它就会有更多其它用途，有可能会替代其它系统组件的功能。

例如，随着用FPGA实现“软”处理器内核的出现，就像Altera的NiosII和赛灵思的MicroBlaze（二者都是32位RISC处理器内核），微处理器可能会更多地采用FPGA实现，而不是单独的芯片。这样可节省成本，因为软核可以定制（设计者可以包括和剔除某些特性，也可以在功能和资源消耗上左右取舍），而且还易于实现与采用FPGA结构的专用硬件（比如特定算法加速器)的接口。

数字信号处理器遍布汽车各个角落

随着汽车应用的电动和电控程度越来越高，数字信号处理将遍布汽车的各个角落。那些已经采用数字信号处理的应用将会增加计算负荷，从而促使新一代高性能汽车处理器的发展。例如，飞思卡尔新型MCP5554处理器的运行速度是其前一代产品MPC566的两倍，而且新增的SIMD指令执行功能可进一步提高其信号处理性能。

数字信号处理在汽车领域的新应用既包括需要高信号处理性能的计算密集型应用（如车道跟踪系统），也包括仅需一般处理性能的应用（如胎压监控系统－TPMS）。面向汽车信号处理应用的处理器具有很宽的性能范围，而且将来更会趋于多样化。

基于视频的安全和信息娱乐系统等高端应用将需要更高的信号处理性能，而TPMS等低端应用则需要节能高效的处理性能。

安全处理器范文篇4

关键词：多核处理器；非对称嵌入式系统；光纤互联网络

1概述

随着半导体技术的发展，嵌入式电子系统逐步向着更高集成度不断提升。以航空机载电子系统为例，在新型的综合核心处理平台上，既要保证具备足够高的任务/数据可靠性，又要使计算节点/单元具有更高计算的性能、更低的功耗、占用更小的体积，因此多核处理器在机载计算等方面中得到广泛的应用[1]。多核处理器通常在处理器芯片上集成两个或两个以上的内核，作为提升处理器性能的主要方式之一，相比通过提升内核主频来提升处理器性能的方式，可有效地降低处理功耗，同时还可规避处理器的主频提升带来的技术瓶颈等问题[2]。相比单核处理架构，多核处理器架构功耗更低，通信延迟更低。多核处理器以自身的优点在并行处理和高性能计算等方面得到了广泛的应用。在嵌入式系统方面，根据多核处理器上各个核心是否运行相同的任务，嵌入式系统可以分为两大类：（1）非对称结构，（2）对称结构。对称结构通常指在多核处理器的不同内核心上运行或部署相同或类似的任务，不同核心对于顶层应用程序或子任务来说可近似认为对等。非对称结构通常指多核处理器的不同内核心上运行或部署不同的任务，各核之间的使用可根据应用程序完成不同的任务，具有一定的独立性[3]。在非对称嵌入式系统每个核心可以运行自己的特殊任务，对上层管理系统而言，可近似认为不同核心分别为不同的计算资源，上层管理系统可根据系统的状态和系统实时的计算任务对不同核心资源进行动态分配，特别是在系统需要对不同安全等级或优先等级的任务进行动态分配时，非对称嵌入式系统具有无可比拟的优势。采用常见的多核处理器设计了一款非对称嵌入式数据处理模块，该模块对外通过光纤互联网络和其余设备高速连通交互，具有良好的互连通性和互操作性。模块可适配嵌入式实时操作系统，具备良好的计算能力和实时性。在此对该模块设计从需求和软硬架构方面进行阐述。

2需求分析

随着车载、机载等嵌入式计算系统的任务复杂程度的增加，对嵌入式电子设备提出更高的要求。数据处理模块作为重要的计算资源，要求具备更多、更快的数据处理和任务处理能力，要求在相同体积及功耗下具备更高计算能力、更强的通信性能，且系统需具备足够的灵活性，可以快速维修更换和系统扩展。从系统角度考虑，数据处理模块需支持高速互联总线，可接入整个机载或车载计算环境系统中，并为系统提供足够的算例。在适配操作系统方面，和整个系统需保持一致，便于进行上层应用程序，并为应用程序扩展和移植打下良好的基础。数据处理模块硬件搭载与之配套软件，可以完成系统要求的任务，为整个系统提供良好的计算资源及系统服务，可使上层应用安全稳定地运行。充分考虑到整个系统资源共享及健康管理，要求数据处理模块具备通用性，计算能力提供给整个系统实现资源共享，处理器内部不同核之间具有一定的容错特性。

3硬件设计

3.1硬件架构

模块硬件上主要包含多核处理模块电路、电源模块、FC子卡模块等，模块硬件架构如图1所示。整机采用标准化结构设计，整机结构安装便捷，可满足快速外场更换的需求。数据处理模块整体以多核处理模块电路为基本电路，电源模块和多核处理模块之间通过柔板高速连接器互联，FC子卡通过特定高速连接器和基本进行互联。其中FC子卡采用标准子卡，保持和系统中其余互联产品的一致性，可大大提升系统的开发效率，提升经济性。模块整体对对接口包括光信号接口、RS232接口、以太网接口和离散量接口。模块对外接口可根据系统要求进行定制，可在不改变主要电路的同时，最大程度满足不同系统对计算资源的需求。

3.2多核处理器电路设计

以freescale公司的P5020处理器为例，对多核处理器电路进行设计。P5020处理器采用PowerPC架构，基于PowerArchitectureR技术，其具有处理器性能高、集成度高的特点。P5020处理器集成了两个高性能e5500处理器核，频率范围可扩张到2.2GHz，具有三级缓存：32KB数据/指令L1，每内核512KB专用L2和2MB共享L3。P5020处理器主要接口支持如下[4]：（1）支持串行RapidIOR。（2）支持PCIExpressR（PCIe）修订版1.1/2.0，多达4个PCIe2.0/3.0控制器。（3）支持SATA。（4）以太网接口：10Gbps以太网MAC，5个1Gbps以太网MAC。（5）两个I2C控制器。（6）支持GPIO、eSPI。（7）两个DUART。多核处理器电路硬件采用最小系统设计，模块电路示意框图如图2所示，多核处理器周围设计了看门狗电路、离散量电路、调试接口电路、复位电路、测温电路以及局部资源（DDR3、FLASH、NVRAM）等电路。看门狗电路、离散量电路、调试接口电路、复位电路、测温电路考虑到成本和开发进度方面，采用目前成熟的设计电路，最大程度集成之前成熟产品的成果，器件选型尽量和成熟电路保持一致。

3.3电源模块

电源模块在功能上：具有电压转换、输出过流、短路及过压保护功能，在功能电路部件组成上主要包括：电压转换电路、抗过压浪涌、升压电路、滤波电路储能电路等。在电源模块的输入端设计滤波器电路，采用电容滤波设计共模滤波，使用LC滤波的方式设计差模滤波电路。在整机设计布局时，电源模块和多核处理器电路之间要有足够的距离，可满足多核处理器电路上散热器件的自然散热要求。

3.4互联网络

光纤通道（FC）网络是一种具有较高通信速率、适合于千兆位数据传输通信的网络技术，该标准由AN-SI标准化组织在1994年制定，经大量的理论研究和工程实践FC网络传输速率在航空电子系统中可达到16Gbps[5]。考虑到光纤通道（FC）的高带宽、可靠的流量控制、多种拓扑结构和上层协议的特点，其能够满足航空电子系统的通信要求[6]，选用光纤通道（FC）作为互联网络。多核处理器电路通过高速串行接口PCI-E同FC光纤通道节点卡进行互联，模块配置两块标准FC光纤通道节点卡。FC光纤通道节点卡采用FC-AE-ASM协议标准的专用SoC芯片，与处理器配合可完成FC设备管理、通信管理、时钟同步、网络管理等功能；该芯片提供片外存储器接口、串口、GPIO接口以及JTAG等调试接口[7]，可大大减小系统功耗及体积，提高系统集成度。FC光纤通道节点卡硬件设计示意图如图3所示。节点卡上包括电压转换电路、接口电路、复位电路等。FC光纤通道节点卡软件主要包括通信管理程序、设备管理程序、接口程序和板级驱动程序等。节点卡通过配置各个通信通道的缓冲区相对独立，保证不同通道间数据互不干扰，有效提升数据收发效率和准确性。

4软件设计

软件设计部分主要包括嵌入式操作系统和中间件系统。在多核处理器选择合适的嵌入式操作系统，并进行适配优化，可以有效提升多核处理器的资源利用率，充分发挥多核的优势。采用具有成熟开发团队的国产多核嵌入式操作系统。通常来说在操作系统在多核处理器上的部署主要有以下几种方式：（1）限定多处理（BMP）；（2）非对称多处理（AMP）；（3）对称多处理（SMP）[1]。非对称多处理的主要特点是在多核处理器的每个核都运行一个独立的操作系统，相对应的在操作系统上部署运行特定的应用，能充分发挥每个核的算力。同时在某一核发生故障时，另外一核可继续执行任务，可使该数据处理模块具有一定的鲁棒性。在此设计的数据处理模块适配的嵌入式操作系统采用AMP模式，该模式下应用或子任务被可分配到特定核上运行。考虑到嵌入式计算系统向着公共计算资源的方向发展，在该模式下上层管理系统可对不同内核独立操作，可近似认为不同内核之间互不相干。上层管理系统可根据系统的状态和系统实时的计算任务对不同核心资源进行动态分配，特别是在系统需要对不同安全等级或优先等级的任务进行动态分配时，具备一定的容错特性。在软件架构设计上，从顶层到底层依次为：任务感知层、任务分配层、硬件资源感知层和平台软件层。任务感知层主要负责确定系统任务，并根据一定的策略将任务分解为具体的子任务。任务分配层：根据系统中不同内核上的实时算力和资源情况，及子任务实时优先级情况，在满足系统要求的情况下对子任务的进行分配。硬件资源感知层：主要来探测系统软硬件的实时状态，为子任务分配提供依据。

5结语

安全处理器范文篇5

关键词：网络处理器体系结构网络设备数据分组网络协议

网络高速发展，对下一代网络设备提出以下要求：具有优异性能，支持高速分组处理；具有高度灵活性，支持不断变换高层网络服务。传统的基于GPP（GeneralPurposeProcessor）的网络设备只满足灵活性要求；基于ASIC(ApplicationSpecificIntegratedCircuit)的网络设备只满足高性能要求；网络处理器能够通过灵活的软件体系提供硬件级的处理性能，基于NP（NetworkProcessor）的网络设备具有高性能和灵活性。

1网络处理器产生技术需求

以网络设备核心部件更新为标志，网络设备体系结构发展经历了三个阶段：

（1）以GPP为核心的网络设备体系结构

在网络发展早期，网络传输速率低，服务少，研究集中在服务框架构建和网络协议实现。设备以GPP为核心，在通用操作系统基础上，以软件方式实现各种网络服务。目前许多边缘设备：如防火墙、VPN设备、VOIP设备，还在采用这种通用处理器＋通用操作系统＋专用网络服务软件的体系结构。其优点是灵活性好，缺点是性能处理差。这种结构为支持各种复杂运算，采用通用体系结构和指令集，其通用性导致网络性能处理差。

（2）以ASIC／RISC为核心的网络设备体系结构

随着网络带宽的增长速度远大于通用计算机处理的增长速度，网络瓶颈变成基于GPP的节点设备。采用基于ASIC和RISC（reducedinstructsetcompute）为核心的体系结构成为主流，尤其是骨干设备的设计。为获取高性能，通常由RISC负责非实时管理，ASIC负责高速数据处理。这种结构缺点是开发周期长，缺乏灵活性。ASIC不具备可编程性，一旦将计算逻辑固化到硬件，很难修改。设计制造复杂ASIC需要花费18个月到两年时间，设备制造商必须准确预测未来的市场需求和技术趋势。

（3）以NP为核心的网络设备体系结构

在新信息技术、用户需求、市场竞争三驾马车牵引下，未来网络需求出现新特点，主要集中在以下三方面：（1）高性能压力依旧存在：按照摩尔定律，电处理器处理速度每18个月增加一倍；但随着DWDM等光纤技术在主干网络的广泛应用，每12个月光纤链路容量就增加一倍。因此以电处理器为核心的路由器仍然是网络发展瓶颈。在低廉光处理技术出现之前，需要充分挖掘现有电处理技术。（2）灵活性要求更为迫切：Internet的爆炸性增长，数据通信市场的瞬息万变，使得服务提供商和设备提供商面临流量增加、用户增多的严峻挑战，面临根据用户复杂多变要求，快速提供、部署不同服务的市场挑战。服务提供商希望设备提供商提供保护已有巨额投资的平滑升级解决方案。面对这些挑战，只有采用灵活性好，开发成本低，周期短，可持续性网络开发技术，才能在未来市场占据先机。（3）高层细化处理更为关键：网络应用范围不断扩大、新型业务不断涌现，导致新协议不断出现，对服务质量和安全性能的要求越来越高。核心问题在于：设备能够在网络2～7层上对高速数据流进行细化分组分类处理，而不仅是在网络2～3层上进行数据流的简单存储转发处理。数据分组处理涉及层次越多，系统资源负荷开销就越大。

在高速数据流高层细化处理背景下，NP技术为下一代网络的核心技术。其特点是：NP针对数据分组处理，采用优化体系结构、专用指令集、硬件单元，满足高速数据分组线速处理要求；具有软件编程能力，能够迅速实现新的标准、服务、应用，满足网络业务复杂多样化需求，灵活性好；设备具有软件升级能力，满足用户设备硬件投资保护需求。此外为缩短设备提供商的产品研制周期，NP厂商通常会提供配套硬件评估板和规范软件应用范例。

2网络处理器概念

网络处理器是面向网络应用领域的应用特定指令处理器?熏是面向数据分组处理的、具有体系结构特征和／或特定电路的、软件可编程器件。通过灵活的软件体系提供硬件级的处理性能是NP的关键特性。

在以GPP和ASIC／RSIC为核心的设备体系结构阶段，对2～3层数据处理采用“存储——转发”数据分组处理模式。随着网络发展，需要对2～7层的数据分组采用“存储——处理——转发”数据分组处理模式才能实现复杂的QOS、安全控制、负载均衡等功能模块。NP的出现，标志着设备对数据分组的处理能力从低层粗放式处理过渡到高层细化处理。

3网络应用处理基本操作

在对ATM、VLAN、MPLS、IPv4、IPv6、IPSec、UDP、TCP、NAT、Web交换、QOS协议等多种协议和应用的分析基础上，参考文献?眼1?演归纳对单个数据分组处理的六种基本操作：（1）模式匹配：对分组字段的比特进行匹配。输入为需要匹配值和分组字段值，输出为某个确定逻辑值。（2）检索：根据某个关键字查找数据。通常与模式匹配联合使用，用于查找表中的某个特定数据项。数据结构和算法取决于关键字的大小和需要搜索的类型（一对一或一对多）。（3）计算：对不同协议，数据分组的计算处理差异很大。如：IPSEC中需要对整个分组进行加密、解密、鉴别等计算；而多数协议都要求进行CRC效验计算。（4）数据处理：对分组报头的修改便视为数据处理。如：数据分组的分割、重组；IPV4中的TTL字段每跳减一修改。（5）队列管理：对进出的协议数据单元进行存储和出入管理。负责实现数据报文在分组分割／重组的存储操作，以及与QOS相关的流量整形和流量工程策略。（6）控制处理：通常涉及不需要线速执行的管理任务，如：异常处理、表更新、统计数据汇总等。

通过继承ASIC和RISC分层处理合理思想，NP将网络处理任务划分为控制面和数据面两个层次：控制面负责非实时性的管理和策略控制任务，数据面负责承载高速多变的数据分组处理。目前NP主要任务是进行数据分组的线速分析、处理及转发，通过上述六种基本操作组合，实现以下功能：协议识别／分类、数据包拆分／重组、排队／接入控制、流量整形／流量工程、数据包修正、差错检测。随着SOC技术发展，NP将集成更多设备级功能。

4网络处理器体系结构简介

4．1Intel公司IXP1200网络处理器介绍

IXP1200系列是Intel公司IXA架构的核心产品，组成如下：1个主频最高可达232MHz的处理核心StrongARM；6个RISC结构的可编程微引擎，每个微引擎又包含4个硬件线程；64位IXBus；32位的SRAM接口单元，工作频率为核心频率的一半；64位的SDRAM接口单元，工作频率为核心频率的一半；32位PCI总线接口单元，最高66MHz。

主要特点为：

（1）并行处理：六个微引擎和一个StrongARM构成

IXP1200的计算资源，共享相同资源，包括：SDRAM,SRAM,PCI,IXBus等。微引擎和StrongARM均为RISC处理器，并行工作。StrongARM负责协议控制层面任务和微引擎管理。微引擎负责数据层面的高速数据分组处理，通过对六个微引擎／24个硬件线程分配不同功能的微码程序，可以实现网络负荷的动态／静态调配。微码程序的可重载性为系统软件升级提供了极大方便。

（2）分布式数据存储结构：每个微引擎独立使用256个32位寄存器。其中128个寄存器是传送寄存器集。每个微引擎将数据载入自己的传送寄存器集，对传送寄存器集进行操作，然后通过传送寄存器集写到数据目的地。数据载入传送寄存器集后，微引擎可在单指令周期完成访问。

（3）硬件多线程：每个微引擎有4个编程计算器，支持4个硬件线程。每个线程可以执行相同或不同的微码程序，采用内部线程通信机制实现线程同步，提高系统效率。微码指令采用5级流水线机制，执行周期为1个时钟周期。

（4）主动内存管理：SDRAM和SRAM支持多个读写队列进行优先级排队以优化带宽。允许StrongARM和6个微引擎／24个线程同时提交对内存单元的读写请求，内存单元根据特定优化指令对读写请求硬件优先级排队。用户可自定义内存管理优化策略。

（5）多层并发性：通过多个独立数据总线和控制总线，可以实现数据并发移动：SDRAM单元和微引擎或IXBUS单元之间的双向同时读写；SRAM单元和微引擎或IXBUS单元之间的双向同时读写；SDRAM单元和PCI单元之间读写；IXBUS单元和微引擎之间读写。

（6）块数据移动：每个微引擎分配很大的寄存器集，单个指令就可以实现功能单元之间64个字节的数据块移动，和功能单元与IXBUS之间128个字节的数据块移动。块数据移动在充分利用微引擎计算资源的同时，还可以减小微码程序规模。

（7）可扩展性：多个IXP1200处理器可以通过IXBUS总线互联，从而有效增加处理系统处理能力和数据带宽；ATM、E1／T1、EthernetMAC等数据接口可以通过IXBUS总线接入IXP1200；微引擎的微码程序存储空间具有可扩展性。

4．2IBM公司NP4GS3网络处理器介绍

NP4GS3网络处理器是IBMPowerNP网络处理器家族的高端产品，支持2．5Gbps的网络应用，由以下模块组成：（1）EPC：嵌入式处理器组是NP核心部件，包含16个协议处理器，可同时执行32个线程，具有并行处理32个数据分组的能力。为提高性能，采用硬件加速器实现树搜索、帧转发、帧过滤、CRC计算及其他功能。（2）EmbeddedPowerPC：负责NP非实时管理控制，包括特殊帧处理、配置、盒管理和高层协议处理。同时集成PCI接口，可以满足用户集成其他新器件的需求。（3）IngressEDS：对来自物理层设备的数据分组进行入队、出队、调度，然后送到交换组织。（4）EgressEDS：对来自交换组织的数据分组进行入队、出队、调度，然后送到物理层设备。（5）IngressSWI：将数据分组从IngressEDS传送到交换组织或其他的NP4GS3。（6）EgressSWI：将数据分组从交换组织或其他的NP4GS3传送到IngressEDS。（7）IngressPMM：接收来自物理层设备的数据分组。（8）EgressPMM：将数据分组发送到物理层设备。

NP4GS3网络处理器支持40个10／100Mb以太网端口和4个Gigabit以太网端口，可配置成4个OC－12POS?熏16个OC－3POS或链接聚合POS端口。处理器具有扩展能力，可由多达64个的NP4GS3组成交换组织，实现2层、3层甚至更高层数据分组的线速转发处理。

4．3网络处理器体系结构特点

上述两种NP的体系结构具有以下共同特点：（1）多内核并行处理器：采用多内核并行处理器结构。片内处理器按任务分为核心处理器和数据分组协处理器。核心处理器通常负责非实时的管理任务；数据分组处理器进行实时、线速数据分组处理。（2）专用硬件加速处理单元：采用专用硬件对特定协议操作进行协处理：如CRC效验、哈希查找、树查找、字符匹配。针对安全产品，提供加／解密、大数运算等硬件单元。（3）优化指令集：通常采用RISC技术，结合多级流水线技术，大部分指令在一个时钟周期完成。并针对网络协议处理特点，设置专用硬件加速处理单元，提供专用指令如压缩指令、哈希查找、状态判断、数据读写指令。（4）优化内存管理和分级存储器组织：NP需要进行大量的数据分组的接收、存储、复制、转发，内存操作成为系统开销的一大瓶颈。为了解决这个问题，通常采用块数据运动技术和特殊的优化存储接口。同时对数据进行分类存储：SRAM用于存放需要快速查找的各种表结构；SDRAM用于存放数据分组数据。（5）硬件多线程：为了提高NP资源利用率，每个数据分组协处理器还支持多个硬件线程。每个线程都有一套专门的硬件来存放上下文（Context），可获得线程切换的零开销。（6）高速I／O接口：具有丰富的高速I／O接口，包括物理链路接口、交换接口、存储器接口、PCI总线接口。（7）可扩展性：多个NP之间还可以互连，构成网络处理器簇，以支持更为大型高速的网络处理。

5网络处理器产品现状和应用前景

目前已有30个网络处理器厂商完成超过500个的NP设计，产品主要面向2．5Gbps网络应用和10Gbps网络应用，40G的NP正在走向市场。面向2．5Gbps网络应用的NP有：Vitesse公司的IQ2000和IQ2200，Motorola公司的C－5DCP。面向10Gbps网络应用和全部7层协议的NP有：XstreamLogic公司的动态多线程(DMS)处理器核，Ezchip公司的NP－1，Lexra公司的NetVortex，BayMicrosystems公司的BRECISMSP5000。

网络处理器厂家推出NP产品时，通常会推出配套硬件调试目标机评估板、NP开发软件工具、操作系统。目前NP主要采用嵌入式操作系统，如VxWorks、Linux等等，也有一些厂商提供专用操作系统，如Princeton公司的Vera采用ScoutOS操作系统。大部分NP有集成开发环境支持，能够用C语言、汇编语言进行开发，如：Intel的WorkBench集成开发环境，支持C语言和微代码?熏具有图形化界面，能够进行硬件平台软件模拟调试，同时提供丰富的IP协议API、子程序、应用范例。

网络处理器主要用于网络接入、网络骨干设备，开发从第2层到第7层的各种网络服务和应用。在网络接入设备中，支持各种新业务、服务安全接入，进行质量控制，其中包括：提供VPN；入侵检测、网络监控、防火墙等安全控制；进行分组分类，识别关键业务流，保证QOS；执行协议转换，支持多种传输媒体接入；记费和负载均衡等。在网络骨干设备中，用于在OC－48toOC－192甚至更高速率下实现聚合流的分类识别和转发，支持流量工程和QOS控制。并将传统的网络接入设备3层以上协议处理功能引入到核心网中，如对骨干网实施部级的入侵检测。

根据不同需求，可以采用NP灵活构造不同规模的处理平台，如单个NP构成的小型单板设备；多个NP构成的中型单板设备；多个线卡通过交换组织构成多板大型设备。下面是已有的基于NP的应用范例：（1）高速路由交换设备：Cloudshield公司使用八个Intel的IXP1200构建的OC－48光速2～7层包服务器。ALCATEL使用IBM的POWERNP构建核心路由设备。Cisco公司基于CiscoPXF网络处理器的边缘路由器。（2）高速安全设备：清华紫光UF10000是基于两个Intel的IXP1200网络处理器阵列千兆防火墙。作为第三方软件开发商，Deceng公司推出基于Intel的IXP2400的Snort千兆网络入侵检测系统软件解决方案。IXP2850更是以面向10－Gbit／s的IPSECVPN设备市场而引起安全设备生产厂商的高度注意。（3）骨干测试设备：骨干网络从2．5Gbps到10Gbps，甚至是40Gbps的高速发展?熏给网络性能测试同样带来挑战。基于NP的下一代协议分析仪和性能测试仪成为趋势。EMPIRIX公司使用MOTOROLA的C－5DCP，开发网络参数模拟设备。（4）家庭网络设备：下一代网络的概念将从国家电信网、企业网扩展到家庭网络、个人网络。其中家庭网关是家庭网络的核心设备，需要根据具体家庭用户，快速、综合实现各种服务：如安全访问控制、VPN、视频流QOS保障、网络存储、计费管理等。低端NP正好完全满足家庭网关个性化、多变性、高性能要求特点。

此外，NP的开发、应用直接推动网络处理器论坛（NPF）的成立。该论坛于2001年由公共交换接口协会CSIX和公共编程接口论坛CPIX两个组织共同创建，CSIX制定NP与交换组织之间的标准硬件接口，CPIX制定NP开发标准软件接口。NPF的成立，将进一步推动NP的发展，一方面将逐步结束目前各家NP硬件实现和软件开发工具各不相同的局面，另一方面将形成一支庞大的第三（接上页）

安全处理器范文篇6

当我们能够关注机械本身的安全性能的时候,其安全功能应该由安全自动化控制系统来实现。安全控制系统的正确设计会影响到机械的安全性能。安全控制系统的可靠性是衡量该台机械是否符合安全要求的重要依据，本文对于机械制造中的安全控制系统相关问题进行分析。

1安全控制系统

所谓的安全(控制)系统,是在开车、停车、出现工艺扰动以及正常维护、操作期间对生产装置提供安全保护。一旦当工厂装置本身出现危险,或由于人为原因而导致危险时,系统立即做出反应并输出正确信号,使装置安全停车,以阻止危险的发生或事故的扩散。它包括了现场的安全信号,如紧急停止信号、安全进入信号、阀反馈信号、液位信号等,逻辑控制单元和输出控制单元。无论在机械制造领域还是在流程化工领域,安全控制系统是整个系统运转中不可或缺的一部分。

从安全控制系统的结构图我们可以看出,安全控制链由输入(如传感器)、逻辑(如控制器)、输出(如触发装置)构成。从逻辑上来说,对于安全信号的控制功能可以采用普通继电器、普通PLC、标准现场总线或DCS等逻辑控制元器件,从表面上达到我们所需要的逻辑输出。但是,我们可以注意到,普通继电器、普通PLC、标准现场总线或DCS不属于安全相关元器件或系统。它们在进行安全相关控制的时候可能会出现以下安全隐患:处理器不规则、输入/输出卡件硬件故障、输入回路故障(比如短路、触点融焊)、输出元器件故障(如触点融焊)、输出回路故障(如短路、断路)、通讯错误等。这些安全隐患,都会导致安全功能失效,从而导致事故的发生。所以,安全控制系统就是要求能够可靠的控制安全输入信号,一旦当安全输入信号变化或安全控制系统中出现任何故障,立即做出反应并输出正确信号,使机器安全停车,以阻止危险的发生或事故的扩散。

安全控制系统的硬件主要采取了以下措施来达到安全要求:1)采用冗余性控制;2)采用多样性控制;3)频繁、可靠的检测(对硬件、软件、通讯);4)程序CRC校验;5)安全认证功能块。

常见的安全输入设备包括由紧急停止设备、安全进入装置(安全门开关或联锁装置)、安全光电设备(安全光幕、安全光栅、安全扫描仪)。安全逻辑部分常采用安全继电器、安全PLC和安全总线系统。

2安全逻辑控制设备

逻辑控制设备是整个安全控制系统中最重要的一部分。它需要接收安全信号,进行逻辑分析,可靠的进行安全输出控制。现代自动化安全控制领域中,安全系统的控制元器件有安全继电器、安全PLC和安全总线控制系统。

2.1安全继电器

安全继电器,或者称为安全继电器模块,是最简单的安全逻辑控制元器件。其特点是采用了冗余的输出控制和自我检测的功能,实现了对输出负载的可靠控制。

该模块的存在2个安全输出触点,这两个安全输出触点在内部是由来自2个不同的特殊继电器K1和K2的常开触点串连而组成。当K1出现故障的时候,K2依然可以实现安全触点断开的功能。同时,安全继电器模块可以通过内部电路进行自检,检测出外部接线故障和内部元器件的故障。

2.2安全可编程控制器

安全可编程控制器采用了多套中央处理器进行控制,并且这些处理器来自不同的生产商。这样的控制方式符合了冗余、多样性控制的要求。这是安全PLC与普通PLC最根本的区别。当一定数量的处理器出现故障后,完好的处理器依然执行安全功能,切断所有安全输出使系统停机。导致系统停机的处理器的故障数量取决于不同的系统。如,1oo2系统(2取1的系统),一旦一个处理器出现故障,系统立刻进入故障安全状态;又如,2oo3系统(3取2的系统),当一个处理器出现故障,系统并不会停机。系统只有在2个处理器同时出现故障的情况下才会导致系统停机。前者我们通常成为2重冗余系统,安全可靠性较高、可用性较低;后者我们通常成为3重冗余系统,其安全可靠性和可用性较高,但相比前者成本高。

对于信号的采集、处理和输出的过程,安全PLC都采用了冗余控制的方式。当信号进入PLC后,分别进入多个输入寄存器,再通过对应的多个中央处理器的处理,最后进入多个输出寄存器。这样,安全PLC就构成了多个冗余的通道。整个过程之中,信号状态、处理结果等可以通过安全PLC内部的暂存装置进行相互比较,如果出现不一致,则可以根据不同的系统特性,进入故障安全状态或将故障检测出来。

输入回路可以采用双通道的方式,通过2条物理接线进入安全PLC。安全PLC也可以提供安全测试脉冲,用以检测输入通道中的故障。安全PLC的输出内部电路也采用了冗余、多样性的方式,对一个输出节点进行安全可靠控制。安全PLC可以通过2种不同的手段,即切断基极信号和切断集电极电源两种不同的方式,将输出信号由1转变为0。无论那种方式出现故障,另外一种方式依然完好的执行安全功能。同时,安全PLC提供了内部检测脉冲,以检测内部故障。

安全PLC的扫描时间要求为每千条指令1ms以下。快速的中央处理功能不仅可以达到紧急停车的要求,同时能够以较短的时间完成整套系统的安全功能自检。

在软件方面,安全PLC必须有可靠的编程环境、校验手段,以保证安全。这主要可以通过规范安全功能编程来实现。如Pilz的安全PLC,提供了通过认证的MBS安全标准功能块,以帮助编程人员进行合理的、安全的编程。这些安全功能块经过加密,不能够修改。我们只需要在功能块的输入和输出部分填入相应的地址、参数和中间变量,即可以完成对安全功能的编程。这些MBS功能块涵盖了机械制造领域及流程化工领域的安全功能控制。

2.3安全总线控制系统

安全现场总线系统是以安全PLC、安全输入输出模块、安全总线构成一套离散式控制系统。硬件和通讯的安全可靠是安全总线控制系统的可靠性判断依据。在硬件上,安全总线系统的模块都采用了冗余、高速的可靠元器件。

安全处理器范文篇7

之后，随着中国汽车保有量和年产量的迅猛发展，中国为了进一步保护环境推行可持续发展战略，先后又了国III、国IV法规(见表I)，以追赶欧美等发达国家的法规要求。和国际上排放法规的推行数度相比，可以看出，我国推行的力度很强，并且推行的步伐也更快。

近几十年来，汽车技术的发展和进步是以越来越多的电子技术应用紧密联系在一起的。电子技术在在汽车里的广泛应用提高了汽车的性能，有效降低了排放，有力地推进了汽车安全性和可靠性。而汽车电子的进步又总是和汽车半导体的进步密不可分。汽车电子的革新对半导体技术提出了新的挑战，而半导体技术的创新又为汽车电子的进步提供了必不可少的条件。动力系统作为汽车电子里最重要的核心系统之一，半导体技术更是起到了非常重要的作用。半导体器件作为动力系统的基本组成部分，直接影响到整个系统的规划，布局和系统控制战略。下面从微处理器，传感器和汽车功率器件等几个方面介绍半导体技术在汽车动力系统里的应用，创新以及对汽车半导体未来的展望。

随着汽车性能包括排放，可靠性和安全性的不断提高，一代又一代汽车的动力系统发生了非常大的变化。如果比较这一代又一代的汽车动力控制系统，我们会发现，传感器，执行器的数量明显的增加了，控制系统的复杂程度也大大提高了。

为了更有效控制的汽车动力系统，越来越多的传感器被应用到系统当中。传感器可以更准确的各种测量物理参数，以便于系统了解当前的状态，为准确有效的控制提供了可能。一代又一代微处理器的推出，为动力系统提供了越来越强的实时运算能力。半导体功率器件的不断更新和进步，使得执行器，如引擎点火，喷油嘴，结气门体等的控制更加准确和有效。

汽车微控制器的进步和革新

随着汽车应用中对于油耗，排放还有动力性能更高的要求，微处理器面临着巨大的挑战。为了适应以上提到的要求，微处理器在中央处理器运算能力，信号采集以及外设方面，以及对于执行器的控制能力方面都得到了很大的发展。

动力系统的革新和进步，往往和排放法规的推出联系在一起。作为动力系统革新的推动力，新的排放法规的出台总是推动着动力系统的更新换代。为了达到欧2的标准，8位微处理器就足以满足要求。英飞凌的8位微处理器C505今天依然被广泛的使用在这样的系统中。从90年代初开始，由于系统对于微处理器要求的提高，16位微处理器逐渐开始应用在动力系统当中。英飞凌16位微处理器C167以卓越的实时处理能力在市场上得到了广泛的认可。从而在汽车的嵌入式系统中得到了非常广泛的应用。

表：I型试验排放限值及法规执行日期。

图1：发动机及其管理系统的组成。

C167的内核以及设备都是为引擎应用量身定作的。比如用于产生控制信号的功能单元，用于优化点火以及喷油的模数/数模转换器等等都为引擎控制系统提供很多方便。正是由于这些独特的功能使得英飞凌16位单片机至今依然被广泛的应用于动力系统当中。

对于汽车里很多电子马达的控制，比如线控传动系统、启动马达系统或者电子增压涡轮控制，英飞凌8位C868或者是基于C166v2结构的XC164系列提供了最优的解决方案。随着要求的更进一步提高，32位微处理器越来越多的被应用于动力系统控制当中，英飞凌32位Tricore是这个领域的佼佼者。Tricore除了具有RISC结构以外，还集成一个数字信号处理模块。这样系统处理复杂信号的能力得到了大大的提高。

图2：微控制器性能对燃油消耗量的影响。

英飞凌推出的32位微处理器AUDO系列不仅仅具有32位的内核和DSP的处理芯片，同时还集成了一组精心设计的设备。这组外设是为动力系统专门优化的。外设有自己的外设管理模块。它可以独立的完成对于外设的控制。也就是说，外设比如时钟、模数/数模转换、CAN总线的管理都可以由外设管理器直接完成，不需要占用主处理的资源。主处理器程序不会被外设的中断打断。这样明显加强了微处理器的实时性能，系统的实时性能也就相应得提高。这对于动力系统来说是非常重要的。AUDO32位微处理器系列另一个很显著的特点是运行在中央处理器的应用软件和运行在外设管理器里的底层驱动可以分开独立运行。应用程序可以运行标准的操作系统比如OSEK上，而底层的驱动程序就是应用程序和外设之间的接口。AUDO系列微处理器还有一个独立工作的通用时钟阵列，具有完成复杂工作的能力。这种结构为汽车动力控制系统中的喷射控制，点火控制等提供了最优的解决方案。这一系列的外设取代原来要专用芯片才能完成的功能，从而起到简化系统结构，降低系统成本的作用。

汽车功率器件面临的挑战

控制系统最初主要是由分立元器件组成的。随着控制系统越来越复杂，尤其是对于系统诊断和保护功能的新的要求，以及系统把一些特定的功能分配到功率器件当中来完成，分立元件逐渐不能满足这样的要求。今天应用于汽车动力系统中的功率器件大都基于BCD技术(BipolarCMOSDMOS)。这种技术不仅有能够驱动大电流的DMOS结构，还可以集成复杂的逻辑和控制功能，比如过流、过温保护、诊断功能、准确的电流控制，等等。这些功能明显的加强了系统的可靠性，同时为OBD提供了很大的方便。越来越多的功能被集成在功率器件里，这也有效的优化了系统结构，进一步节省了系统的成本。虽然越来越多的智能芯片被运用于系统当中，分立元件以其特有的优势依然常常被应用于动力系统当中，尤其是对于功率损耗特别大的应用，比如柴油喷射系统中。

在动力系统当中，功率器件控制喷嘴，氧传感器加热器，点火装置，风扇以及各种各样的继电器等等。英飞凌提供一个非常全的产品系列，能够被运用于驱动这些负载。从2通道到18通道的低端多通道开关，驱动能力从50mA到10A，基于客户不同的需求，总是可以在这个标准产品系列中选取合适的产品。基于最新的技术和封装英飞凌仍然在不断完善这个驱动产品系列。在这个产品系列中，英飞凌非常重视模块性，可扩展性和灵活性。Lego和Flex产品系列很好的体现了这几个特性，产品系列中不同产品具有很好的兼容性。根据不同的需要，可以把一个或者几个产品结合起来使用。

由于小型汽车市场快速发展，对于汽车动力系统提出了新的挑战。这种挑战在动力系统结构，控制战略方面都产生了很深刻的影响。体现在汽车功率半导体上，系统需要高集成度的产品。由于小型汽车特殊性，为集成多种功率芯片功能于一个芯片当中提供了可能。这样做可以使系统结构紧凑，可靠性增强，相应的系统成本也会大幅的降低。当然这样的系统对于系统的散热处理，芯片的封装技术等方面提出了更加严格的要求。

BCD技术同时具有DMOS，CMOS，Bipolar结构，这使基于BCD的产品可以集成复杂的控制功能，这对动力系统的功能模块划分产生了影响。越来越多地功能在系统功能模块划分中被转移到功率器件当中。以前很多功能需要专用芯片来完成，或者需要占用很多微处理器资源，现在都被集成在功率器件当中。比如在汽油直喷系统中，系统需要一个PeakandHold的功能，这个功能就能够由基于BCD技术的功率半导体芯片非常有效的实现。智能功率半导体芯片还集成了保护和诊断功功能，可以自动诊断短路，过流，过温开路等错误。并且可以对这些错误状态做出相应的处理，比如说过温过流情况下的自动关断。这些诊断信息经过编码后，还可以通过串行通信接口和微处理器进行通信。

汽车传感器的广泛应用

最初传感器在汽车引擎控制里的应用是引擎点火器的控制，系统基于负载和转速来决定点火角度和点火时间。通过这种技术实现的点火控制很简单，已经远远不能适应今天越来越严格的油耗，排放以及动力性能的要求。在现代的系统中，除了负载，转速信号传感器以外，引擎温度，进气管温度，进气量，节气阀位置，氧传感器信号等等都必须被采集和处理。只有采集了这些信号，并对这些信号进行处理，引擎控制系统才能准确掌握引擎的状态，从而完成准确的控制。相比于被动传感器来说，半导体传感器拥有高准确度，高抗干扰性能和很好的耐久性能等优点。因而半导体传感器在汽车领域里逐渐取代被动传感器，得到了越来越广泛的应用。

半导体传感器不仅具有感知部件，还往往集成了很多别的功能，比如信号的预处理，诊断以及信号接口处理等等。英飞凌的集成压力和电磁传感器件，已经在汽车动力系统中，无数次的被应用于测量进气压力，大气压力，传动转速，爆震检测，节气门位置检测，油门位子检测等等。

图3：8缸发动机控制ECU基于英飞凌汽车电子器件。

总结和展望

在半导体芯片在动力总成系统中的应用方面，英飞凌做了许多系统上的工作。英飞凌应用32位单片机、智能功率器件以及部分传感器，成功研制一款8缸发动机的控制器ECU，可以控制所有实际的发动机管理系统负载，并且在这款ECU中不仅仅实现了发动机系统的管理，而且集成了自动变速箱的控制，因此这块ECU被称为动力总成系统电控单元。通过图3、图4可以看到该电控单元的框图，其中主要分为以下几个部分：

1.计算单元；

2.电源单元；

3.传感器以及传感器信号调理单元；

4.发动机管理系统负载驱动单元；

5.自动变速箱系统负载驱动单元；

6.总线传输单元；

7.调试接口单元；

8.发动机及变速箱模拟单元，包括爆震信号模拟等。

图4：8缸发动机控制ECU框图。

通过这一综合的电控单元，可以十分轻松的调试系统，为32位的高速的发动机管理系统以及变速箱管理体统的开发提供了有力的支持。这个系统的主要器件都是基于英飞凌的产品，体现了英飞凌完整的汽车电子产品线。

半导体产品：微处理器，功率芯片和传感器组成了整个动力电子控制系统。汽车电子动力系统对于高集成度的要求，以及控制系统的复杂性的提高必然会导致半导体技术的进一步革新，和一系列新的产品的出现。

在微处理器方面英飞凌将继续上面介绍的AUDO构架，进一步完善产品线。基于AUDO构架卓越的运算能力以及优秀的实时处理能力，英飞凌会推出低端32位微处理器，以适应不同市场的需求。AUDO微处理器的主频将进一步提高。外设功能也将得到进一步的加强。并且AUDO微处理器非常重视可扩展性和软件的兼容性，这为软件的重复使用创造了很好的条件。

在功率器件方面，将越来越注重灵活性，模块性和可扩展性。产品向高集成度方面发展。以一个4缸的引擎控制作为例子，在功率半导体方面，只要一个多通道低端开关，一个芯片完成电源供应，监视和通信。一个全桥芯片管理节气们体和4个IGBT来完成点火功能就可以组成一个完整的4缸引擎的控制。英飞凌正在推出一个快速的串行接口。这个接口已经被集成在英飞凌的很多产品当中。这个接口将一方面提高数据传输的带宽，另一方面将有效的降低系统对于微处理器I/O资源的要求。

安全处理器范文篇8

当今,大多数RFID阅读器都采用多个处理器来满足应用需求。通常其中一个是连接模数转换器(ADC)和数模转换器(DAC)的信号处理器。另一个是与本地或者远程服务器通信的网络处理器,用于信息存储和恢复。但Blackfin系列等处理器能够管理这些不同的功能——信号转换和网络连接。

本文首先介绍了RFID技术以及它能支持的当前和未来的应用。然后,针对RFID阅读器的功能,本文将研究运行在RFID阅读器和服务器连接所需要的基本软件组成。

RFID系统概述

RFID是一种采用射频(RF)传输识别代码、分类代码和(或)跟踪目标的通信系统。每个目标都有自己的RFID标签(也称为应答器)。总系统用一个标签阅读器接收每个标签的RF信号。阅读器的嵌入式软件管理查询、接收标签信息的解码和处理以及与存储系统通信、收藏标签数据库和其他相关信息。

RFID的应用

RFID技术允许同时监测多个物品,无须人们去“接触’每件物品(例如,用一个手持的条形码扫描仪),所以它能支持许多新型应用。能够利用这种自动识别技术的应用覆盖了许多不同的领域,如控制管理、后勤管理、安全监控和通行收费等。下面是现在采用RFID系统的一些常见应用。

●在超市食品货架和包装箱中,利用标签写入能力(可以包括附加的信息,如最迟销售日期)让食品可见,并对货架货物进行更好的管理。另外,还可以实现自动重新排列来保持货架上正确的存货顺序。

●在图书馆中自动管理资料的借出与归还。过去,这些物品都是采用标签条来识别,每次都必须用条形码扫描仪来读取。

●在衣服商标上鉴定其商品来源。利用标签上的识别码(ID),可以鉴定出该商品是正品还是仿冒品。

●在制药业中严防假药。

●在体育竞赛中,精确地跟踪马拉松赛跑运动员的进程。

RFID阅读器

RFID阅读器提供各标签和终端跟踪与管理系统之间的连接。它虽然可以采用各种不同尺寸的封装,但通常都很小以便安装在三角架或墙上。另外,根据不同的应用和工作条件,可以使用多个阅读器以便完全覆盖规定的区域。例如,在仓库中,可能有一个覆盖的网络才能保证当货物从点A移动到点B时,所有通过的货物能够有100%的查询和记录。

总之,阅读器的功能有三个主要的组成部分。第一部分是发送和接收功能,用来与标签和分离的单个物品保持联系,第二部分是对接收信息进行初始化处理:第三部分是链接服务器,用来将信息传送到管理机构。

RFID系统中的阅读器必须能够处理在有效区域内同时存在多个标签的情况,这在限定的空间区域内存在多个标签的应用中非常重要。

在存在多个阅读器和标签的情况下,主要问题是会发生冲突,因为多个阅读器发出查询,也会有多个标签同时应答。有许多方法可以避免这个问题。最常用的方法就是采用某种时分复用算法。阅读器可以设置在不同的时间查询,而标签可以设置为经过一个随机的时间间隔后应答。如果嵌入式软件中具有实现此功能的能力,那么可以增加灵活性。

RFID应答器

一个RFID标签包括一片集成电路芯片(用于保存该标签所在物品的个体信息)、一根天线(通常是印制电路天线,用于接收来自阅读器的RF信息并发送信息)和含有标签的某种外壳。

使用RFID标签的可以是许多不同的物体,从各类物品到动物,也包括人。标签到阅读器的距离是一个很重要的系统变量,它直接受该标签技术的影响。常用的各种标签技术有以下几种。

1无源标签

最简单的标签类型是无源标签。它专门利用阅读器发送的RF能量来供电,所以它没有集成电池的尺寸和成本问题。无源标签非常便宜,机械鲁棒性好,而且外形尺寸非常小(约为指甲大小)。但是,因为无源标签的接收功率与它到RFID阅读器的物理距离成比例,所以这类标签的缺点是其阅读范围有限。

说到范围,选用的RF频率与链接的实际范围有很大关系。低频(LF)标签通常采用125—135kHz频段,因为它们的范围受到限制,所以其主要用途就是访问控制和动物标签。高频(HF)标签主要工作在13.56MHz频段,允许的工作范围大约为一英尺或两英尺。HF标签的主要用途是简单的一对一的对象读取,如访问控制、收费以及跟踪图书馆的书籍等物品。

超高频(UHF)标签主要工作在850—950MHz频段,允许10英尺甚至更远的工作范围。此外,阅读器可以同时查询许多UHF标签,与一对一的HF标签读取过程不同。这个特点也有助于满足在限定区域内多个阅读器的需求。因为这项功能,UHF标签在工业应用中很普遍,用于库存跟踪和控制。但是UHF标签的一个主要缺点是不能有效地穿透液体。这使得它们不能用于充满液体的对象,例如饮料和人体。在跟踪这些对象时,通常采用HF标签来代替。

2半有源标签

像无源标签一样,半有源标签将RF能量返回到标签阅读器来发送标识信息。但是,它还包含一块电池为标签中的IC部分供电,这样就可以支持一些有趣的应用,如在每个标签中放置传感器。采用这种方法,每个应答器不仅可以发送静态的标识数据,还可以发送一些实时的属性,如温度、湿度以及时间和日期。通过采用仅仅为IC和传感器供电的电池,半有源标签能够实现在成本、尺寸和范围之间的折中。

3有源标签

有源标签采用集成电池为标签IC(以及所有的传感器)和RF发射器供电,所以它比半有源标签更进了一步。有源标签的工作范围扩展了很大(达到100多米),这就意味着货物通过阅读器的速度可以比无源和半有源标签系统中的速度高得多。另外,有源标签可以携带更多的产品信息,不仅仅是一个简单的产品ID码。

RFID阅读器的软件体系结构

以上介绍的是RFID阅读器的基本功能,下面将探讨如何用一个处理器来实现这些功能。RFID阅读器软件体系结构的三个单元是后端服务器接口、中间件和前端标签阅读器算法。虽然软件体系结构的各单元各不相同,它们都可以同时运行在一个Blackfin处理器上。

后端服务器及连接

通常,RFID阅读器包括一个网络单元,用于将一个RFID读取事件连接到中心服务器。这种后端网络接口可能是有线以太网(1EEES02.3)、无线以太网(1EEE802.11a/b/g)或者例如ZigBee(IEEE802.15.5)以太网。中心服务器运行一个数据库系统,其功能包括匹配、跟踪和存储。在许多应用中,还会有一个“报警”功能。对于供应链和库存管理系统,这可能是重新排列提醒:对于安全应用则是一次向警卫的报警。

当与后端服务器通信时,利用运行uClinux操作系统的高性能嵌入式处理器来构建阅读器具有极大的优势。TCP/IP协议栈的鲁棒性和SQL数据库引擎的可用性等关键因素降低了开发过程中可能很巨大的开发和集成负担。

中间件

在RFID各单元中,中间件是介于前端RFID阅读器和后端企业系统之间的软件翻译层。中间件过滤阅读器的数据,从而保证没有多次读取或无效的数据。在早期的RFID系统中,中间件运行在服务器上。但是在阅读器完成RFID数据过滤越来越普遍,在发送数据之前通过企业网络。这种增强的功能是嵌入式处理器带给这种应用的另外一个好处。

前端阅读器

信号处理放在阅读器系统的前端。这种信号处理通常都包含大量的滤波和变换运算,这就是为什么必需采用具有很强的信号处理性能的处理器的原因。

用于RFID阅读器的处理器

Blackfin处理器提供有线和无线网络的连接。ADSP-BF536/7等处理器的芯片内有一个10/100BaseT的以太网MAC子层。在无线方面,可以通过SPI和SPORT设备接口直接连接到802.15.4Zigbee和IEEE802.11芯片组,无须消耗全部的处理器带宽就可以达到传输线速率。

处理器的并行接口(PPl)可以直接连接上述的ADC/DAC。有些处理器包括两个PPI,可以进一步扩展系统的功能。

另外,处理器的上述功能使得它对于一维和二维的条形码应用特别有吸引力,因其能在同一器件上完成系统控制、网络连接和图像处理。

从处理器软件的角度看,RFID阅读器产品包括连接到混合信号前端所必需的驱动程序。另外,有一个DMA驱动器在传送数据通过系统时也是非常有用的。此外还有基于uClinux操作系统的网络协议栈以及SQL数据库引擎。从系统的角度看,附加的功能,例如802.11WiFi卡、USBthumbdrive和CompactFlash卡接口等,可以迅速与Blackfin器件集成到一起。

安全处理器范文篇9

关键词：多媒体终端0MAP移动通信3G网络

第三代(3G)无线通信技术将为蜂窝通信系统和个人通信系统提供真正意义上的宽带服务，服务商将提供更高水准的无线多媒体服务，包括数据、音频、视频和语音服务等。为了充分挖掘3G的多媒体通信潜力，系统开发者需要一种新型的软件和硬件技术。较目前而言，硬件平台必须具有高性能，低功耗，高集成度等特点。由于它必须符合多媒体、移动操作系统和终端用户等标准，还必须符合较大范围的变化，因此编程必须具有较大的灵活性。

移动通信的发展对数字信号处理器提出了越来越高的要求，传统的DSP芯片已不能胜任。为了满足移动通信和多媒体领域新应用的需要，德州仪器公司提出了开放式多媒体应用平台OMAP(OpenMultimediaApplicationsPlatform)体系结构，并为此设计了OMAP芯片。它采用一种独特的双核结构，把高性能低功耗的DSP核与控制性能强的ARM微处理器结合起来，成为一颗高度整合性SoC。它是一种开放式的、可编程的基于DSP的体系结构。由于OMAP先进独特的结构，其芯片运算处理能力强、功耗低，在移动通信和多媒体信号处理方面具有明显优势。

图1

移动通信市场不断增长，无线因特网的应用越来越多，分离的终端逐步合并为单一的多媒体终端设备。包括MPEG4、TTS、因特网音频、视频会议等新的应用需要功能更强、功耗更低的处理器。OMAP芯片完全满足这些新应用的要求。此外，OMAP开放的体系结构使第三方开发者容易开发出新的无线多媒体应用软件。OMAP在移动通信与多媒体信号处理方面的技术优势使OMAP芯片非常适合应用于第三代手机、无线数字助理、未来掌上电脑等领域。

TI公司当前提供多种OMAP平台，其中包括OMAP1510双核架构处理器。OMAP1510为3G多媒体无线设备的开发提供了极好的平台。

1OMAP1510硬件构架

OMAP的硬件构架主要由DSP核、ARM核以及业务控制器(TrafficController)组成。这三部分可以独立进行时钟管理，有效地控制功耗，如图1所示。TI增强型ARM925核是ARMRISC体系结构的先进代表，工作主频为175MHz。它包括存储器管理单元、16K字节的高速指令缓冲存储器、8K字节的数据高速缓冲存储器和17个字的写缓冲器。片内有1．5MB的内部SRAM，为液晶显示等应用提供大量的数据和代码存储空间。它有13个内部中断和19个外部中断，采用两级中断管理。此外，核内还有ARMCP15协处理器和保护模块。C55xDSP核具有最佳的功耗性能比，工作主频为200MHz。它采用了三项关键的革新技术：增大的空闲省电区域、变长指令、扩大的并行机制。其结构对于多媒体应用高度优化，适合低功耗的实时语音图像处理。C55xDSP核增加了处理运动估计、离散余弦变换、离散余弦反变换和1／2像素插值的硬件加速器，降低了视频处理的功耗。C55xDSP核内部有32K字的双存取SRAM，48K字的单存取SRAM和12K字的高速指令缓存。此外，核内还包含存储器管理单元、两级中断管理器和直接存储器访问单元。OMAPl510芯片具有丰富的接口，如：液晶控制器、存储器、摄像机、空中、蓝牙、通用异步收发器、I2C主机、脉宽音频发生器、串行、主客户机USB、安全数字多媒体卡控制器、键盘等接口。这些丰富的接口，使OMAP1510特别适用于第三代移动通信系统。

图2

2OMAP1510软件构架

OMAP的软件结构建立在两个操作系统上：一是基于ARM的操作系统，如WindowsCE、Linux等；二是基于DSP的DSP／BIOS。连接两个操作系统所使用的核心技术是DSP／BIOS桥。它是实现和使用OMAP的关键。对于软件开发者来说，DSP／BIOS桥提供了一种使用DSP的无缝接口，允许开发者在GPP(通用处理器，包括ARM)上使用标准应用编程接口，访问并控制DSP的运行环境。利用TI公司的CodeComposerStudio集成开发环境，从开发者的角度来看，OMAP好像仅用GPP处理器就完成了所有处理功能。这样，开发者就不需要为两种处理器分别编程，这使编程工作大为简化。在OMAP体系结构下，开发者可以像对待单个GPP那样对OMAP的双处理器平台进行编程。

OMAP1510支持多种实时多任务操作系统在ARM925微处理器上工作，用来对ARM925微处理器进行实时多任务调度管理，对DSPC55x进行控制和通信，同时也支持多种实时多任务操作系统在DSPC55x上工作，实现复杂的多媒体信号处理。DSP／BIOS桥包含DSP管理器，DSP管理服务器，RAM、DSP和接口链接驱动。DSP／BIOS桥提供运行在ARM925上的应用程序和运行在DSPC55x上的算法之间的通信管理服务。开发者可以利用该桥中的应用编程接口，控制DSP中实时任务的执行，并与DSP交换任务运行结果和状态消息。在这个环境下，开发者可以调用局部DSP网关组件完成诸如视频、音频和语音等功能。因此，开发者不需要了解DSP和该桥就能开发新的应用软件，如图2所示。

开发多媒体应用程序时，可以通过标准的多媒体应用编程接口(MMAPI)，使用多媒体引擎，方便了应用程序的开发；多媒体引擎对相关的DSP任务通过DSP应用编程接口(DSPAPl)使用DSP／BIOS桥；最后由DSP／BIOS桥对数据、I／O流和DSP任务控制进行协调。如图3所示。

图3

3双核通信方式

OMAP的软件平台独立于硬件平台，如何使两个操作系统无缝工作，是实现开放的软件平台的关键。其核心技术就是正式应用OMAP平台上的DSP／BIOS桥。

DSP／BIOS桥用于连接DSP和其他通用处理器(GPP)上的OS。GPP在OMAP里是ARM，还可以是MIPS(MicroprocessorwithoutInterlockedPipeStage)等。DSP／BIOS桥用于非对称的、由一个通用处理器(GPP)和一个或多个DSP组成的多处理器环境。DSP／BIOS桥作为GPPOS和DSPOS的软件组合，把两个操作系统连接在一起。这种连接能够使GPP端的客户与DSP上的任务交换信息和数据。连接分为两种类型：消息子连接和数据流子连接。每种子连接都按顺序传递消息，哪个消息先到消息链，哪个消息就先被传递；同样哪个数据流先到数据流链，哪个数据流就先被传递。每个子连接都独立地进行操作，例如：GPP先发送数据流，然后发送消息；如果消息有高优先级，那么消息比数据流先到DSP。

DSP任务通常用消息对象传送控制和状态信息，用数据流对象传送高效实时数据流。图4表示GPP客户端程序和DSP任务间的关系。

4典型应用

4．1多媒体终端硬件方案

基于OMAP1510的3G移动多媒体终端的硬件结构方案如图5所示。其中3G移动电话卡实现基于3G无线传输技术(RTT)规范的空中接口功能，包括射频模块和基带处理模块以及相应的物理层软件。本方案采用CDMA2000技术规范。3G移动电话卡与OMAP1510的接口可通过TI外设总线接口实现。

4．2基于CDMA2000的协议软件设计方案

CDMA2000的实现分为CDMA2000-1X和CDMA2000-3X两个阶段。前者的数据速率为144kbps，后者的移动车载用户达到144kbps，移动步行用户可达到384kbps，室内固定用户达到2Mbps，可实现无线因特网接人、会议电视等高速多媒体分组数据业务和话音业务。下面主要介绍移动多媒体终端的协议软件结构。

终端协议结构由两部分组成：是信令协议栈和应用业务协议栈。基于CDMA2000的3G移动多媒体终端的协议软件结构如图6所示。

CDMA2000的信令协议栈包括高层信令层、数据链路层(分成LAC子层和MAC子层)以及物理层。其中高层信令层主要描述了信令结构、安全认证、信令控制和应用、消息格式等；LAC子层提供信令传输的可靠性保证，包括鉴权、ARQ、功用、分割重装等；MAC子层完成逻辑信道业务的复分接以及QoS控制等功能；物理层实现数据编解码和调制解调等物理信道的处理。

应用业务协议栈包括多媒体视频／音频编解码器、实时传输协议(RTP)、呼叫控制信令协议、TCP／IP、PPP等。3G移动通信系统中的多媒体应用基于IP分组数据交换，多媒体会话的呼叫控制管理由一套信令协议集完成。常用的有两种：H．323(基于分组的多媒体通信系统)和SIP(会话发起协议)。图6中给出的H．323是目前应用比较广泛的信令协议集，其中视频编解码器采用H．263标准，音频编解码器采用G．723标准。RTP及其配对协议RTCP提供对等多媒体应用层相关信息，而UDP协议可减少实时多媒体流的传输延迟。H．225．0和H．245协议分别是H．323的呼叫控制协议，运行在TCP协议上。

安全处理器范文篇10

关键词：软件无线电软件通信结构CORBAIDL域描述体

伴随蜂窝无线个人通信系统服务的快速发展，产生了很多无线通信标准，如GSM、IS95、IS54/136、PDC等。这些空中接口对不同的应用和服务都有各自约定的波段、调制解调机制、编解码方式、复合接人技术和协议。可以预见，在不久的将来，无线电通信系统必将把各种无线接入网集成到一个通用系统结构中，通过一个硬件平台实现多种标准和服务。二十世纪90年代初开始，无线电的服务正从长期依赖的硬导线连接向软件无线电演进。

1基本思想

软件无线电SDR(SoftwareDefinedRadio)为以软件方式实现各种空中接口，提供灵活的无线通信方式以便于实现灵活的传输机制、协议和应用。图1所示为多模式(多个性)的SDR系统的功能模块及标准接口点约定，其中无线电节点指基站或移动终端。多模式技术要求可在一个以上的信道RF频带上接人，在图1中为信道集。

图1

一个软件定义的个性包括RF频带、信道集、空中接口波形及相关功能。RF／信道接人模块提供多个信号通道及跨越多个RF频段的RF频率变换。IF处理模块包括滤波、进一步频率变换、空／时分集处理、波束成形及相关功能。多模式无线电产生多个空中接口波形，波形在调制解调器模块确定。信息安全(INFOSEC)功能在无线应用中越来越重要，该模块主要实现传输安全、身份认证及保护隐私等功能。调制解调器输出的编码信道比特流在INFOSEC被称为黑色(密文)比特流，经由INFOSEC变换为红色(明文)比特流。然后通过协议栈加以处理，产生网络比特或源比特。网络比特依从网络协议通过网络接口接人到远程源；源比特则通过源解码器接到本地源。图1中发展支持部分的功能是支持软件目标的下载及新技术插入[1]。

SDR的基本宗旨是利用数字信号处理技术代替现在主要的模拟信号处理。通过智能天线、宽带RF器件、宽带模数转换器(ADC)及数模转换器(DAC)，利用通用可编程处理器实现IF、基带及比特流处理。因为用可重新编程的软件代替了硬件模拟电路，通过动态分配射频、中频、ADC、DPS硬件和算法，并将软件对象分配到硬件组件中，使得软件无线电可以在线改变自己的特性。支持软件无线电可重新配置的技术有：

(1)可通过重载微程序进行重新配置的可编程门阵列(FPGA)；

(2)可通过重载代码在指令存储区进行重新配置的通用处理器。

图2

这些软硬相关的微程序和代码的仓库运行在系统某处的通用处理器，它包含带有文件系统访问FPGA和处理器的操作系统。这个通用处理器通常也包含与外部信号处理子系统进行通信的接口，例如用户接口或者临近的监控站。

2SDR的软件通信体系结构

军用联合策略无线电系统(JTRS)定义的软件通信体系结构SCA(SoftwareCommunicationArchitecture)规范经历了Steps2A和Steps2B两期的修正改进。当前版本Version2．2是2001年11月30日在JTRS网站上的，被软件无线电论坛(SDRForum)作为SDR的标准。

SCA不是一个实现方面的结构，而是要建立一种为JTPS软件无线电开发而与实现无关的框架。SCA规范包括一篇阐述软件通信体系结构的主要文档和相关附录文档。附录文档有JTRS定义的应用环境描述体(AEP)以及域描述体(DomainProfile)，描述体包含协议信息。SCA规范的附录文档还包括波形配置的应用程序接口(API)、服务定义API、安全性说明、RationalUML文档，以及配置管理文档。

2．1系统结构

图2为SDR系统软件结构和模块接口示意图，其中CORBAORB&Services模块和OperatingSystem模块使用现有商用产品。该软件结构的特点是：最大程度地利用了商用产品和协议；通过开放式分层结构将核心应用程序和非核心应用程序从底层硬件独立出来；通过通用对象请求结构(CORBA)提供了一种分布式处理环境，从而达到软件应用程序的可移植性、重用性和伸缩性。按比特流分段，系统分为黑色总线(密文传输)、信息安全(INFOSEC)和红色总线(明文传输)三个子段。这些子段在物理上是相互隔开的，从而保证黑／红之间的隔离和INFOSEC的完整性。参照OSI的七层模型，系统主要实现物理层、MAC层和部分逻辑链路层的任务，然后通过I／O模块与外界进行数据交互。

系统由操作环境(OperatingEnvironment)、应用程序、逻辑设备和通用软件规则构成。OE包括核心框架(CF)、中间件(如CORBA的对象请求ORB)和操作系统，其中ORB必须支持minimumCORBA(最小CORBA)规范。CORBA的扩展服务，如命名服务、日志服务、事件服务和标准事件等也作为中间件的一部分。

2．2核心框架IDL与应用程序接口(APl)

核心框架CF(CoreFramework)由一组开放式软件接口和描述体构成，定义了嵌入式通信系统中的应用程序组件的配置信息、管理机制及相互通信方式。CF接口通过IDL进行定义，分为下面几类：

(1)基本应用程序接口，包括端口(Port)、生命周期、属性集、资源工厂和资源等；

(2)框架控制接口，包括应用程序、应用程序工厂、域管理器；设备和设备管理器；

(3)框架服务接口，包括文件、文件系统、文件管理器。

SCA规范的附录C以RationalUML的表达方式详细描述了各类接口之间的关系。这些以IDL定义的接口以及这些接口的继承类也就形成了应用程序的接口(API)，被波形应用程序引用。CF利用CORBA结构进行消息传递。标准的API对于应用程序的灵活使用和设备的替换使用都很重要，同时也可以保证服务提供者和用户无需考虑开发和使用时操作环境(OE)和编程语言的不同。

2．3应用程序环境描述体(ApplicationEnvironmentProfile)

SCA应用程序环境描述体(AEP)基于POSIX实时应用程序支持标准(IEEEStd1003．13—1998)，支持波形的可移植性、结构的伸缩性以及商用服务期限。图2中的OperatingSystem要求POSIX兼容的实时操作系统(OS)应提供AEP指定的功能和选项。CORBA对象请求ORB、CF框架控制接口、框架服务接口和硬件设备驱动在访问OS提供的AEP服务时不受限制，而应用程序访问OS的这些服务时受限制，需要通过CF访问文件系统。SCA规范附录B详细说明了与AEP相关的标准。

2．4域描述体(DomainProfile)

SDR设备的目的是建立一个可重新配置的平台，这个平台可运行不同供应商提供的软件组件支持用户需要的服务，硬件设备和软件组件构成了一个SCA的系统域。SCA规范要求可移植的软件组件提供通用信息，清楚地定义硬件设备和软件组件的信息和交付格式，包括组件的位置、标识、属性、性能及相互间的关系，这些信息称为域描述体。域管理器就是利用域描述体的组件配置信息来启动、初始化和维护SCA兼容的系统中安装的应用程序。

对象管理组织OMG(ObjectManagementGroup)制定的CORBA组件规范定义了面向对象的框架中软件组件的交付配置过程，交付格式采用扩展标记语言XML。SCA规范关于域描述体的约定遵循CORBA组件模型原理，域描述体使用文档类型定义(DTD)格式，文档后缀为“．dtd”。SCA规范定义的DTD文档有以下几类，开发过程中还可以增加自己的DTD文档。

(1)ProfileDescriptor：为SAD、SPD或DCD实例提供完整的文档名，通过CF接口的“Profile”属性进行访问。

(2)SoftwareAssemblyDescriptor(SAD)：描述应用程序／波形的软件配置特性和组件的连接特性。

(3)SoftwarePackageDescriptor(SPD)：确定一个软件组件的实现情况，如处理器类型、操作系统、执行代码类型和文件名等。

(4)SoftwareComponentDescriptor(SCD)：描述CORBA软件组件及其接口。

(5)DevicePackageDescriptor(DPD)：用于确定制造商的信息。

(6)DeviceConfigurationDescriptor(DCD)：指明组件如何在最初时启动一个设备并找到域管理器。

(7)PropertiesDescriptorFile(PRF)：描述软件包或设备包的属性。

SCA规范附录D详细说明了有关的DTD文档。下面以DCD类型文档为例说明这类文档的用途和使用方法。DCD类型文档引用的DTD文件名为“deviceconfiguration．+SCA版本号+．dtd”，如deviceconfiguration．2．1．dtd。根据它产生的XML文档实例通常以“_DCD．xml”为扩展名，如NodeI_DCD．xml。XML文档在第二个有效行指出引用的DTD文档，XML解析器根据指定的DTD文档来验证XML文档的有效性。

2．5安全结构(SeeurityArchitecture)

在军用系统中，有专门的组织定义、维护和研究安全措施方面的问题。随着工商部门对保守企业秘密要求的不断提高，安全性功能不再只是针对JTRS的需求，信息安全(INFOSEC)处理器的重要性也在不断提高。利用可编程的INFOSEC器件，可实现软件定义的INFOSEC。SCA的体系结构也采用了可编程的信息安全模块。

3参考案例

3．1典型的SDR收发器子系统

典型的SDR收发器应包括以下三个组成部分：

(1)RF接口模块：信号下行传输时，RF模拟信号需要经过频率变换和A／D转换，形成宽带中频数字信号；信号上行传输时反之。本模块负责实现变频、模数、数模转换，这里不采用可运行OS和ORB的嵌入式处理器。

(2)通道化和预处理模块：本模块由多个FPGA和一个控制这些FPGA的处理器构成。信号下行传输时，将中频数字信号经过数字下变频(DDC)得到窄带基带信号，上行传输时反之，数字下变频和上变频(DUC)均通过FPGA实现。每个FPGA必须有它自己的逻辑设备，代表传输模块的逻辑设备必须放在本模块的嵌入式处理器上，以便其它SCA设备和应用程序访问本模块。设备管理器和设备驱动以及支持软件也必须运行在这个嵌入式处理器上。需要注意的是，通过CORBA总线，处理器可以运行任何CF组件，不论这些组件在系统何处实例化。

(3)基带处理模块：该模块对基带数据进行调制／解调和位流处理得到用户数据。负载数据(Payload)通过Ethernet送出收发器子系统。

所有的处理器都必须运行一个操作系统(OS)和对象请求(ORB)。波形应用程序运行在通用处理器上。

3．2SDR-3000软件无线电收发器

经过Step2A和Step2B两期的研发，Boeing、Harris、Motorola等公司各自开发出了自己的SDR产品。SDR-3000是加拿大SpectrumSignalProcessing公司FlexComm平台的最新产品。该产品支持上百个同步收发的信道，每个信道包含一个独立的空中接口协议。FlexCommSDR-3000平台几乎支持所有天线接口标准，适合于联合战术无线业务(JTRS)、机载通信站点(CAN)，以及各种蜂窝标准的软件无线电系统开发与使用。其优越性在于：在已有硬件的基础上，可通过无线或网络安装新的升级版本、新的应用程序和波形，支持现场更换；已配置系统不需要进行额外的硬件投资即可提供新的业务和能力，可节省很大的成本。

FlexCommSDR-3000是一种模块化的软件无线电收发器结构，由三块板组成，系统模块接口如图3所示。从天线获得的射频信号经转换模块得到中频数字信号，并通过基于RapidIO的高速串行总线被送到软件I／O模块；在这里执行通道化功能、数字下变频DDC和其它预处理，然后经过串行总线传送到基带处理模块；数据收发器子系统得到的负载数据最后经嵌入式CompactPCI分组交换背板的Ethernet总线送到外部子系统。

图4为SDR-3000的软件结构示意图。其中VSI／Pro是MPI软件公司提供的矢量信号图像处理标准库。该车兼容VSIPL嵌入式API标准，包括各种通用处理函牧，如FIY、FIR滤波器。quicWave是基于VSI／Pro开发的车，用于开发波形组件。quicComm库用于支持板级功能函数，如处理器间的通信、可编程的FPGA和PowerPC的启动及某些I／O操作等。

SDR-3000的硬件和软件都支持SCA，实际应用中可以选择是否采用这种系统架构。目前，FlexCommSDR—3000系列产品并没有包含SCA核心框架(CF)的服务功能，但收发器子系统可以通过CORBA总线(通过Ethernet总线传输)访问运行在系统中其它子系统的CF服务。

3．3PC上的参考实现模型