时钟范文10篇

时钟范文篇1

GPS（GlobalPositioningSystem）全球定位系统是利用美国的24颗GPS地址卫星所发射的信号而建立的导航、定位、授时的系统。美国政府已承诺，在今后相当长的一段时间内，GPS系统将向全世界免费开放。目前，GPS系统广泛地应用在导航、大地测量、精确授时、车辆定位及防盗等领域。因此，开展对GPS系统的研究和应用，将极大地提高生产力，并产生巨大的经济效益。本文旨在通过利用GPS所提供的精确授时的功能，采用单片机技术，设计适合于需要精确授时的高精度时钟系统。

GSU-16是日本光电（KODEN）公司生产的并行11通道GPSOEM接收板，由于采用了先进半导体设计手段，它具有尺寸小、功耗低、性能稳定、性价比高等优良特性。利用它，可以方便、快速地开发出各种GPS应用系统。其主要性能指标如下：

接收通道——11通道并行接收，可同时跟踪11颗卫星；

授时精度——小于400ns，无累计误差；

数据更新时间——1s；

体积和重量——65mm×35mm，约重40g（含锂电池）；

数据输出格式——NMEA-0183v2.0；RTCM-sc104v2.0；

环境工作温度——-30～+75℃；

正常工作参数——电压5（1±0.05）V；电流100mA；功耗100mW。

2GSU-16的硬件接口和软件接口

（1）硬件接口

GSU-16同时提供12脚接口（J3）和5脚接口（J4）。本设计中采用5链接口J4，各引脚的功能如表1所列。

表1

接口编号信号名称

功能

1GND电源地2backupin备份电源输入，3V时消耗2μA3SD1串行输出4RD1串行输入5+5V主供电电源输入

GSU-16的RD1脚为RS232C的通信接口，其逻辑电平为TTL电平。这样能够很方便地与各种单片机连接连接，无须电平转换。同时，12脚接口还提供了高精度的秒脉冲输出，可用于需要更高精度定时服务的测量系统。在此，我们仅使用其时钟信息，故只需在其输出的ASCII数据中直接提取即可。

（2）软件接口

GSU-16的通信波特率为4800，1个起始位，8个数据位，1个停止位，无奇偶校验。通常使用NMEA-0183格式输出，数据代码为ASCII码字符。

NMEA-0183是美国海洋电子协会为海用电子设备制定的标准格式，目前广泛使用V2.0版本。由于该格式为ASCII码字符串，比较直观和易于处理，在许多高级语言中都可以直接进行判别、分离，以提取用户所需要的数据。

NMEA-0183主要语句中，最常见的几种格式为：

GPGGAGPS定位数据

GPGLL地址位置和经纬度

GPZDA日期和时间

GPVTG方位角对地速度

例如，GPZDA为时间和日期输出语句，其标准格式如下：

又如，$GPGGA为定位导航数据输出语句，其标准格式如下：

在具体使用时，可以在收到一条消息后，用软件来判别消息引导头是否为“$GPZDA”或“$GPGGA”来确认收到的消息正确与否，然后从消息中提取世界时，一定要注意将提取到的世界时加上8小时才是北京时间，而且软件还必须对16：00～24：00世界时作相应的处理，以转换为正确的北京日期和时间。

3应用电路和程序设计

在设计该时钟系统时，我们采用的单片机是Motolola公司的MC68HC08的通用芯片MC68HC908GP32。该芯片以它的高性能、低功耗、低价位获得了广泛的应用，其主要特性为：

①32KB片内Flash存储器，具有在线可编程能力和保密功能；

②512B片内RAM；

③增强型串行通信口和串行接口；

④支持C语言。

其接口电路可按图1设计，程序流程如图2所示。

单片机初始化程序样例如下：

SCBREQU$0019

SCC1EQU$0013

SCC2EQU$0014

SCC3EQU$0015

SCS1EQU$0016

SCS2EQU$0017

SCDREQU$0018

TEMPEQU$40；定义1个字节的临时存储空间

ORG$8000；定义程序的起始位置

INIT：LDA#%00100010；初始化开始

STASCBR；波特率定义

LDA#%01000000

STASCC1

LDA#%00001100

STASCC2

LDA#%00000000

STASCC3

START：JSRGETDATA；接收1个字符

STATEMP；将其存放临时空间

CMP#$"$"；判是否为“$”符，如不是转START

……

；判是否为GPZDA信息模块，如不是则转START重新接收

……

；数据接收与处理模块

……

；时钟驱动与显示模块

……

；返回START重新接收下一组消息

GETDATA：BRCLR5，SCS1，GETDATA

LDASCRA

RTS

4结论

时钟范文篇2

串行时钟芯片的内部结构如图1所示。它包含I/O控制器、移位寄存器、命令及逻辑控制器，表态RAM、实时时钟、计数器、晶振等部分。

图2为RTC-4553的引脚图。CS0为片选脚，低电平选中；WR为读写使能口，高为读，低为写；L1～L5为工厂出厂调整精度和测试用，使用中悬空；CS1为芯片掉电检查口，可直接与系统电源连接，芯片测到该口为低时，自动进入低功耗状态；SCK为时钟口，SIN为数据输入口，SOUT为数据输出口。另外，芯片还有1个时钟信号输出口TPOUT，该口可输出1024Hz或1/10Hz的信号，以供检测芯片的时钟精度所用。

2功能及控制

2.1寄存器

RTC-4553共有46×4bit寄存器。这些寄存器分3页，第1页共16个，分别为时钟寄存器和控制寄存器，如表1所列，用来存放秒、分、时、日、月、年、星期和3个特殊寄存器；第2页、第3页各有15个，共30个SRAM寄存器，页面的选择通过操作控制寄存器3的MS1、MS0位来实现。

表1

第0页第1页第2页地址A3A2A1A0功能说明地址A3A2A1A0功能说明地址A3A2A1A00

1

2

3

4

5

6

7

8

9

0A

0B

0C

0D

0E

0F个位秒

十位秒

个位分

十位分

个位时

十位时

星期

个位天

十位天

个位月

十位月

个位年

十位年

控制寄存器1

控制寄存器2

控制寄存器30

1

2

3

4

5

6

7

8

9

0A

0B

0C

0D

0E

静

态

RAM

区

1

2

3

4

5

6

7

8

9

0A

0B

0C

0D

0E

静

态

RAM

区

控制寄存器1：CNT1

TPS-CNTR24/12

TPS——TPOUT输出时钟选择位，1输出1024Hz，0输出1/10Hz；

CNTR——时钟寄存器清零标志；

24/12——1为24小时制，0为12小时制。

控制寄存器2：

BUSYPONC--

BUSY——有进位溢出；

PONC——初始上电检测，为1表示刚上电需校时。

控制寄存器3：

--MS1MS0

MS1、MS0——页面选择位，00和01指向0页，10指向1页，11指向2页。

2.2数据读出

在片选择中芯片，WR置高时，芯片处于读出状态，随着SCK脚上的时钟变化，内部寄存器的数据将出现在SOUT脚上。输入需要8个时钟，4个用来输入地址；输出数据也需要8个时钟，包括4个地址位4个数据位。数据在SCK上升沿输入，在下降沿输出。寄存器的地址由SIN脚输入，页面由MS0、MS1决定。图3为读时序图。

2.3数据写入

RTC-4553采用特殊的写指令，对第0页的0D～0FH及第1页、第2页的寄存器的操作采用常规写法，地址后面的数据将原样写入寄存器中，而对时间寄存器写操作指令只能将内部的内容加1，并自动完成转换。图4为时间寄存器写时序。芯片这种独特的设计，防止了时钟区数据被意外干扰出现非法数据的可能，这正是该芯片高可靠性的原因所在。

3应用

RTC-4553采用串行通信，与单片机接口简单，在设计中RAM区可放置少量的停电后系统需要保存的数据。CS1也可与单片机的掉电检测口相连，以便能迅速进入低功耗状态。图5以PIC单片机为例，给出连接图。

按图5给出单字节的读程序：

入口：FDE的低4位存放读地址，W的低4位存放读地址

BSFRA，WR；读状态

BCFRA，CS0；选芯片

MOVLW8

MOVWFCount;准备发8位

LOOP：BCFRA，SCK；SCK低电平

BCFRA，SIN

BTFSSFDE，0；FDE的0位为1

；则SIN口为1

GOTOLLL；否则SIN口输出0

BSFRA，SIN

LLL：

RRFFDE，1；FDE右移，准备发下一位

BSFRA，SCK；SCK高电平

DECFS2Count

GOTOLOOP；读指令发完

MOVLW8；准备接收数据

MOVWFCount

LOOP1：

BCFRA，SCK

NOP

BSFRA，SCK

RRFW，0

BCFW，0

BTFSSRA，Sout；读判断

GOTOLLL1

BSFW，0

LLL1：

DECFS2Count

时钟范文篇3

摘要：

网络同步和时钟产生是高速传输系统设计的重要方面。为了通过降低发射和接收错误来提高网络效率，必须使系统的各个阶段都要使用的时钟的质量保持特定的等级。网络标准定义同步网络的体系结构及其在标准接口上的预期性能，以保证传输质量和传输设备的无缝集成。有大量的同步问题，系统设计人员在建立系统体系结构时必须十分清楚。本文论述了时钟恶化的各种来源，如抖动和漂移。本文还讨论了传输系统中时钟恶化的原因和影响，并分析了标准要求，提出了各种实现技巧。

基本概念：抖动和漂移

抖动的一般定义可以是“一个事件对其理想出现的短暂偏离”。在数字传输系统中，抖动被定义为数字信号的重要时刻在时间上偏离其理想位置的短暂变动。重要时刻可以是一个周期为T1的位流的最佳采样时刻。虽然希望各个位在T的整数倍位置出现，但实际上会有所不同。这种脉冲位置调制被认为是一种抖动。这也被称为数字信号的相位噪声。在下图中，实际信号边沿在理想信号边沿附近作周期性移动，演示了周期性抖动的概念。

图1.抖动示意

抖动，不同于相位噪声，它以单位间隔(UI)为单位来表示。一个单位间隔相当于一个信号周期(T)，等于360度。假设事件为E，第n次出现表示为tE[n]。则瞬时抖动可以表示为：

一组包括N个抖动测量的峰到峰抖动值使用最小和最大瞬时抖动测量计算如下：

漂移是低频抖动。两者之间的典型划分点为10Hz。抖动和漂移所导致的影响会显现在传输系统的不同但特定的区域。

抖动类型

根据产生原因，抖动可分成两种主要类型：随机抖动和确定性抖动。随机抖动，正如其名，是不可预测的，由随机的噪声影响如热噪声等引起。随机抖动通常发生在数字信号的边沿转换期间，造成随机的区间交叉。毫无疑问，随机抖动具有高斯概率密度函数(PDF)，由其均值(μ)和均方根值(rms)(σ)决定。由于高斯函数的尾在均值的两侧无限延伸，瞬时抖动和峰到峰抖动可以是无限值。因此随机抖动通常采用其均方根值来表示和测量。

图2.以高斯概率密度函数表示的随机抖动

对抖动余量来讲，峰到峰抖动比均方根抖动更为有用，因此需要把随机抖动的均方根值转换成峰到峰值。为将均方根抖动转换成峰到峰抖动，定义了随机抖动高斯函数的任意极限(arbitrarylimit)。误码率(BER)是这种转换中的一个有用参数，其假设高斯函数中的瞬时抖动一旦落在其强制极限之外即出现误码。通过下面两个公式，就可以得到均方根抖动到峰到峰抖动的换算。3

由公式可得到下表，表中峰到峰抖动对应不同的BER值。

确定性抖动是有界的，因此可以预测，且具有确定的幅度极限。考虑集成电路(IC)系统，有大量的工艺、器件和系统级因素将会影响确定性抖动。占空比失真(DCD)和脉冲宽度失真(PWD)会造成数字信号的失真，使过零区间偏离理想位置，向上或向下移动。这些失真通常是由信号的上升沿和下降沿之间时序不同而造成。如果非平衡系统中存在地电位漂移、差分输入之间存在电压偏移、信号的上升和下降时间出现变化等，也可能造成这种失真。

图3，总抖动的双模表示

数据相关抖动(DDJ)和符号间干扰(ISI)致使信号具有不同的过零区间电平，导致每种唯一的位型出现不同的信号转换。这也称为模式相关抖动(PDJ)。信号路径的低频截止点和高频带宽将影响DDJ。当信号路径的带宽可与信号的带宽进行比较时，位就会延伸到相邻位时间内，造成符号间干扰(ISI)。低频截止点会使低频器件的信号出现失真，而系统的高频带宽限制将使高频器件性能下降。7

正弦抖动以正弦模式调制信号边沿。这可能是由于供给整个系统的电源或者甚至系统中的其他振荡造成。接地反弹和其他电源变动也可能造成正弦抖动。正弦抖动广泛用于抖动环境的测试和仿真。不相关抖动可能由电源噪声或串扰和其他电磁干扰造成。

考虑抖动对数字信号的影响时，需要将整个确定性抖动和随机抖动考虑在内。确定性抖动和随机抖动的总计结果将产生另外一种概率分布4：双模响应，其中部表示确定性抖动，尾部为高斯响应，表示随机抖动分量。

抖动测量—TIE、MITE和TEDV

时间间隔误差(TIE)是通过对实际时钟间隔的测量和对理想参考时钟同一间隔的测量得到的。在给定时间t，以一个称为观测间隔的时间间隔产生时间T(t)的时钟，其相对于时钟Tref(t)的TIE可通过下面公式表示。（x(t)称为误差函数。）

TIE表示信号中的高频相位噪声，提供了实际时钟的每个周期偏离理想情况的直接信息。TIE用于计算大量统计派生函数如MTIE、TDEV等。

最大时间间隔误差(MTIE)定义为，在一个观测时间(t=nt0)内，一个给定时钟信号相对于一个理想时钟信号的最大峰到峰延迟变化，其中该长度的所有观测时间均在测量周期(T)之内。使用下面公式进行估计：

MTIE是针对时间的缓变或漂移而定义的。当需要分析时钟的长期特性时，就需要对MTIE进行测量。MTIE值是对一个时钟信号的长期稳定性的一种衡量。

图4.TIE的图形表示

TDEV是另外一个统计参数，作为集成时间的函数对一个信号的预期时间变化的测量。DEV也能提供有关信号相位（时间）噪声频谱分量的信息。TIE图中每个点的标准偏差是对一个观测间隔计算的，该观测间隔滑过整个测量时间。该值在整个上述测量时间内进行平均以得到该特定间隔的TDEV值。增大观测间隔，重复测量过程。TDEV是对短期稳定性的一种衡量，在评估时钟振荡器性能时有用。TDEV属于时间单位。

高速传输系统中抖动和漂移的原因

最常用的一种时钟体系结构是，在备板上运行一个低频时钟，在每个传输卡上产生同步的高频时钟。低频时钟在集成电路内或通过分立PLL实现进行倍频以产生高频时钟。通过典型的PLL倍频，倍频后时钟上的相位噪声增大为原来时钟相位噪声的20*log(N)次方，其中N为倍频系数。此外，PLL参考时钟输入上的抖动将延长锁定时间，且当输入抖动过大时高速PLL甚至无法实现锁定。在备板上采用一种更高速的差分时钟将比采用低速单端时钟具有更好的抖动性能。

由于VCO对输入电压变化较为敏感，因此电源噪声是增大时钟抖动的一个主要因素。输出时钟抖动幅度与电源噪声幅度、VCO增益成正比，与噪声频率成反比。因导线电阻形成的电阻下降和因导线电感形成的电感噪声而造成的电源或接地反弹，会对上述输出时钟抖动产生相似的影响。在系统板上对电源进行充分过滤，靠近集成电路电源引脚提供去耦电容，可以确保PLL获得更高的抖动性能。

在系统板内，时钟和数据相互独立，发射和接收端在启动、保持和延迟时间方面的变化对高速率非常关键。因数据和时钟路径中存在不同有源元件而使数据和时钟路径之间出现传播延迟差异，时钟路径之间的接线延迟差异，数据位之间的接线延迟差异，数据和时钟路径之间不同的负载情况，分组长度差异等等，均可能造成上述变化。在规划系统抖动余量时，必须将不同信号路径的变化考虑在内。

当在一段距离上进行传输时，在发射机和接收机中的很多点上存在抖动累积。在发射机物理层实现中，DAC非线性或激光非线性等非线性特性会加重信号失真。在传输介质和接收机中，除了外部乱真源（大多在铜导线中）之外，因不同频率和调制效应而导致的光纤失真、因接收机实现（主要与带宽有关）和时钟提取电路实现而导致的信号相关相位偏离，会加重信号流的抖动。

图5.来自TIE图的MTIE偏差

具体到SDH（同步数字系列）传输，有大量的系统级事件会导致抖动。在将PDH（准同步数字系列）支路映射为SDH帧并通过SDHNE（网络组件）进行传输的典型传输系统中，在PDH支路于SDH的终端多路分配器解映射之前，将在每个中间节点处出现VC（虚拟容器）的重新同步。有间隙的时钟用于将各个支路映射到STM-N帧和从STM-N帧解映射，发出与开销、固定填充和调整位相应的脉冲，因而造成映射抖动。采用调整机会位补偿PDF支路中频率偏移的方法会造成等待时间抖动。还有指针调整机制，用于对来自初始NE的输入VC与本地产生的输出STM-N帧之间的相位波动进行补偿。根据频率偏离，VC在STM-N帧中前后移动。这将使VC提取点看到位流中的突然变化，导致称为指针抖动的类型抖动。所有上述系统级抖动都将加重总的确定性抖动。

尽管所有上述因素都会加重从源到目的地之间信号传播的抖动，标准要求仍然规定在传输点需具有比理论值更低的抖动数值。这样，考虑到时钟倍频、电源变化、电-光-电转换、发射和接收影响以及其他致使实际信号恶化的失真信号的影响，在源处驱动信号的时钟将具有一个相对很低的抖动数值。

抖动对收发器的影响

理想情况下，数字信号是在两个相邻电平转换点的中点进行采样的。抖动之所以会造成误码，是由于相对于理想中点，它改变了信号的边沿转换点。误码可能由于信号流边沿变化太晚（在时间上比理想中点晚0.5UI（单位间隔相当于信号的一个周期））或太早（在时间上比理想中点早0.5UI）所致。当时钟采样边沿在信号流的任何一侧错过0.5UI时，将出现50%的误码概率，假设平均转换密度为0.5。7如果分别知道确定性抖动和随机抖动，可通过上述两个数字和将峰到峰抖动值与均方根抖动值联系在一起的表，来估计误码率。校准抖动，定义为数字信号的最佳采样时刻与从其提取出来的采样时钟之间的短期变化，可以造成上述误码。对于商业应用，源时钟和源发射接口抖动规范将远远低于1UI。

发射接口抖动规范通常与接收端的输入抖动容限相匹配。对于抖动测量回路滤波器截止频率，尤其如此。例如，在SDH系统中，有两种抖动测量带宽，分别规定：一个用于宽带测量滤波器（f1到f4），一个用于高频带测量滤波器（f3到f4）。数值f1指可在线路系统的PLL中使用的输出时钟信号的最窄时钟截止频率。低于此带宽的频率的抖动将通过系统，而较高频率的抖动则被部分吸收。数值f3表示输入时钟捕获电路的带宽。高于此频率的抖动将导致校准抖动。校准抖动造成光功率损失，需要额外光功率以防各种恶化。因此限制发射机端高频带频谱的抖动十分重要。

漂移对收发器的影响

市场上销售的大多数电信接收机都使用了一个缓冲器，以适应线路信号中存在的随机波动。下面框图6详细表示出这一概念。恢复时钟将数据送入富有弹性的缓冲器，而系统时钟则将数据送出到设备的核心部位。

在准同步传输系统中，发射机和接收机工作在相互独立而又极为接近的频率上，fL和Fs分别表示发射机和接收机的频率。当两者之间存在相位或频率差异时，弹性存储会将其消除，否则缓冲器将出现欠载或溢出（取决于差异的幅度和弹性缓冲器的大小），造成一次可控的帧滑动（基本速率传输）或一次位调整（高阶异步多路复用器）。

在准同步应用中，根据可接受的缓冲滑动对频率变化和缓冲器深度进行了标准化。最初的网络主要用于语音传输，在一定的频率门限之下不会造成语音质量下降。ITU-T规范规定该变化为+/-50ppm。但是随着网络开始传送压缩语音、传真格式的数据、视频以及其他种类的媒体应用，对于差错和重传以及刚刚兴起的同步网络，滑动使效率严重下降。

在同步传输系统中，系统时钟通常同步到用于接收更高时钟等级信号的接口的恢复时钟上。恢复时钟和系统时钟之间相位和频率的瞬时和累积差异将被弹性缓冲器吸收，否则将导致弹性存储器溢出/欠载（取决于缓冲器大小和变化的幅度），造成指针调整而延迟或提前帧传输、帧滑动或系统中某处出现位调整。

在同步系统中，所有网络组件工作在同一平均频率，可以通过指针机制消除帧恶化。这些指针机制将提前或延迟有效载荷在传输帧中的位置，从而调整接收和系统时钟中存在的频率和相位变化。SDH收发器中的缓冲器比PDH收发器中的要小，而且对于SDH系统中可能导致的指针移动等不规则性有限制。因此，与PDH系统相比，同步系统的要求更为严格。由于网络发展的历史和不同网络之间的互操作连接，在某些阶段或其他阶段，这些同步网络会通过准同步网络来连接。因此PDH网络的时钟体系结构也要考虑在内。

MTIE提供了时钟相对于已知理想参考时钟的峰值时间变化。在同步传输和交换设备的弹性缓冲器的设计中将用到MTIE值。在弹性存储中，缓冲器填充水平与输入数字信号和本地系统时钟之间的TIE成正比。确保时钟符合有关MTIE的时钟规范，将保证不会超过一定的缓冲器门限。因此，在缓冲器设计中，其大小取决于MTIE的规定极限。

图6，典型传输系统的接收机接口

系统时钟输出相位扰动对收发器的影响

一个时钟的输出相位变化可以通过分析其MTIE信息获得。漂移产生（在自由振荡模式和同步模式中）主要指系统中所用时钟振荡器的长期稳定性，在自由振荡模式中系统的稳定性仅受振荡器的稳定性影响。除了漂移产生之外，输出时钟相位还受到大量系统不规则特性的影响。

特别是对一个系统同步器而言，将参考源从一个不良或恶化参考时钟转换到一个正常参考时钟可能会导致输出相位扰动。传输用高速PLL中使用的传统VCO（压控振荡器）在改变参考时钟时采用了切换电容器组的方法。这种切换转换会对输出时钟造成暂时的相位偏移。采用超低抖动时钟倍频器电路可以解决这个问题。

高性能网络时钟在系统的所有参考时钟都失去时采用一种称为“保持”的机制。这是通过记忆存储技术产生系统最后一个已知良好参考时钟来实现的。进入和退出保持模式可能会对输出造成相位扰动。当处于保持模式中时，由于准确频率的再生不够精确，因此会继续产生输出相位误差。集成电路技术的进步已使保持精度达到了0.01ppb。输入参考时钟恶化和对系统的维护测试（不会导致参考时钟切换）过少，也会造成输出相位扰动。

系统输出扰动是有限的，取决于系统在较低层次可以接受的输入容限。例如，符合G.813选项1的时钟，其相位扰动中所允许的相位斜率和最大相位误差被限制为1μS，最大相位斜率为7.5ppm，两个120ns相位误差段，其余部分的相位斜率为0.05ppm。这些数字对应于G.825标准规定的输入抖动容限，该标准描述了在SDH网络内对抖动和漂移的控制。

当输出相位被扰动时，将相位误差的幅度和速率保持在标准组织所建议的极限之内，可确保在端到端系统中对信号恶化进行妥善处理，从而避免数据损坏或丢失。例如，当系统同步器进行参考时钟切换时，如果输出相位误差位于规范要求之内，同步器就可实现“无间断”参考时钟切换，指示存在缓冲器溢出或欠载，造成指针移动、位调整或滑动。

时钟范文篇4

教学目标

1.学习并把握对议论文的语言的要求：准确、严密、生动。所谓准确，就是用词恰当，要合乎实际、合乎语法、合乎逻辑；所谓严密，即用词语要周到，简洁明快，准确地表达自己的意图；所谓生动，即要注意语言的感情色彩，把道理说得通俗易懂，活泼有趣，使人读来有兴味，而不枯燥乏味。

2.理解课文从熟知的有趣的故事中引发出的严密的逻辑思维的论述方法。

3.学习分析作者怎么样从故事中提出问题，逐步推论，进而最后得出结论的写作特色。

教学建议

思路结构

如果对全文进行分析，可以将课文分为两部分，那么，上面选文就是第一部分，也是全文提出的两个问题中的第一个问题。即从灰姑娘的失约而论证中途报时的时钟的存在，这是第一部分的含义。

灰姑娘为了约定不得不离开渴望已久的舞会，而且连丢下一只水晶鞋都无暇顾及，就慌慌张张地奔出城堡。尽管如此，她还是受到了惩罚。为什么对她如此严厉呢？这为下文设下伏笔。

上文第三段的末句写到不过仔细想一想，这故事似乎有几点值得思考的地方。无论是对童话故事也好，约定也好，时钟也好，实质上是对时间的思考，这是第一层含义。

第二层主要是写，由对中途报时的时钟的有无展开论证，并证实确有其钟。它最早出现于公元1300年前后的欧洲各地修道院，14世纪中叶出现于欧洲的公众场所。

第三层主要是写，由对有没有15分钟响一次的时钟的质疑，而论证灰姑娘确实在宫廷内听到，而且是室内座钟的报时。

结构内容

课文根据提出的两个问题，可以分为两个部分：

第一部分（1-12段）由灰姑娘失约的问题而论证时钟的存在。

第一层（1-3段）对约定的时间的思考。

第二层（4-6段）由对中途报时的时钟有无的质疑而论证时钟的存在。

第三层（7-12段）由对有无每隔15分钟项一次的时钟的质疑，而论证灰姑娘确实在宫廷内听到了这样的钟响。

第二部分（13-18段）由对童话的质疑而论证时间的意义。

第一层（13段）对以约定的时间为主要情节的故事的时代和社会背景质疑。

第二层（14-16段）论述时钟对人的影响及其意义和作用。

第三层（17段）由对时钟的论证，考证了童话灰姑娘产生的时代和社会背景。

第四层（18段）引证灰姑娘失约误时的错误，归结时间的重要意义，提出论点时间等于金钱。

教学重点与难点

1.学习并把握议论文对语言的要求：准确、严密、生动。

2.分析作者怎么样从故事中提出问题，逐步推论，进而最后得出结论的写作特色。

3.学习通过分析、归纳提炼论点这一最基本、最常用、最可靠的方法。

教学设计示例

一、导入新课

记住，半夜12点，决不能超过一秒钟！要是过了12点你还在舞会上，哪怕只过一点儿，一切也都将会变回到老样子：马车变回到玩具，马变回到鼷鼠，侍从变回到蜥蜴，身上穿的也将变回到原来的旧衣服！文章用仙女的再三叮嘱作为开篇，向灰姑娘警示过时的后果。这说明本文的论题是什么，先不要着急回答。先让我们一起研读《灰姑娘的时钟》。

二、指导预习

①提示预习的要点（可用投影或小黑板出示）

A、体会本文中童话语言和推理语言的特点。

B、分析作者怎么样从故事中提出问题，逐步推论，进而最后得出结论的写作特色。

C、识记文中自己认为生疏的词语和自读提示中要求学生掌握的词语。

②学生各自默读（朗读）课文并完成作业（教师指导完成，并及时修正）

A、边读边标示自然段和生疏的词语。

B、认读并理解下列词语

a祈祷：一种宗教形式。祈就是向神求祈，祷义同于祈。

b无暇顾及：没有空注意到。暇空闲；顾注意、照管；及达到。

c修道院：天主教和东正教等教徒出家修道的机构。也指天方教会中神甫的机构。

d伦理：指人与人之间相处的各种道德准则。

C、本文《灰姑娘的时钟》所记叙的灰姑娘的故事是属

于哪一种主要情节的故事？请用一句话简明概括。（以约定时间为主要情节的故事，这句话在第13段中。）

三、研读课文

①朗读全文并思考怎样划分段落（分析文章的结构层次）。

（朗读课文可以请若干个同学进入角色，逐段连续读完；也可以组为单位朗读并分析文章的结构。）

②学生回答如何划分段落层次。（学生各学习小组回答问题，教师引导并修正后概括板书。）

③组织学生分析归纳本文的论点。（论点是时间等于金钱，这话在末段的首句中。）

四、研讨问题（问题与答案分别用投影打出来）

①本文的论题是什么？（本文的论题是遵守时间的话题。标题灰姑娘的时钟是一偏正短语，时钟是中心语，时钟就意味着时间。）

②根据课文，比较理解定时法则和不定时法则。（答案见能力训练）

③课文第13段中有这样两句话：还有一点引起我的注意的，是与仙女约定的严守时间问题。这其中包含着耽误了约定时间魔法便会失效这一极为严厉的惩罚手段。那么，怎样理解灰姑娘因失约而受到的严厉惩罚这一问题？（答案见能力训练）

五、课后作业

①阅读课文，体会所涉及到的本文的重点难点。

②复习并修正课上研讨问题中的三个问题。

③归纳并概括出本文的结构层次。

探究活动

时钟范文篇5

关键词：GPSGPSOEM串口通信

1概述

GPS（GlobalPositioningSystem）全球定位系统是利用美国的24颗GPS地址卫星所发射的信号而建立的导航、定位、授时的系统。美国政府已承诺，在今后相当长的一段时间内，GPS系统将向全世界免费开放。目前，GPS系统广泛地应用在导航、大地测量、精确授时、车辆定位及防盗等领域。因此，开展对GPS系统的研究和应用，将极大地提高生产力，并产生巨大的经济效益。本文旨在通过利用GPS所提供的精确授时的功能，采用单片机技术，设计适合于需要精确授时的高精度时钟系统。

GSU-16是日本光电（KODEN）公司生产的并行11通道GPSOEM接收板，由于采用了先进半导体设计手段，它具有尺寸小、功耗低、性能稳定、性价比高等优良特性。利用它，可以方便、快速地开发出各种GPS应用系统。其主要性能指标如下：

接收通道——11通道并行接收，可同时跟踪11颗卫星；

授时精度——小于400ns，无累计误差；

数据更新时间——1s；

体积和重量——65mm×35mm，约重40g（含锂电池）；

数据输出格式——NMEA-0183v2.0；RTCM-sc104v2.0；

环境工作温度——-30～+75℃；

正常工作参数——电压5（1±0.05）V；电流100mA；功耗100mW。

2GSU-16的硬件接口和软件接口

（1）硬件接口

GSU-16同时提供12脚接口（J3）和5脚接口（J4）。本设计中采用5链接口J4，各引脚的功能如表1所列。

表1

接口编号信号名称功能

1GND电源地

2backupin备份电源输入，3V时消耗2μA

3SD1串行输出

4RD1串行输入

5+5V主供电电源输入

GSU-16的RD1脚为RS232C的通信接口，其逻辑电平为TTL电平。这样能够很方便地与各种单片机连接连接，无须电平转换。同时，12脚接口还提供了高精度的秒脉冲输出，可用于需要更高精度定时服务的测量系统。在此，我们仅使用其时钟信息，故只需在其输出的ASCII数据中直接提取即可。

（2）软件接口

GSU-16的通信波特率为4800，1个起始位，8个数据位，1个停止位，无奇偶校验。通常使用NMEA-0183格式输出，数据代码为ASCII码字符。

NMEA-0183是美国海洋电子协会为海用电子设备制定的标准格式，目前广泛使用V2.0版本。由于该格式为ASCII码字符串，比较直观和易于处理，在许多高级语言中都可以直接进行判别、分离，以提取用户所需要的数据。

NMEA-0183主要语句中，最常见的几种格式为：

GPGGAGPS定位数据

GPGLL地址位置和经纬度

GPZDA日期和时间

GPVTG方位角对地速度

例如，GPZDA为时间和日期输出语句，其标准格式如下：

又如，$GPGGA为定位导航数据输出语句，其标准格式如下：

在具体使用时，可以在收到一条消息后，用软件来判别消息引导头是否为“$GPZDA”或“$GPGGA”来确认收到的消息正确与否，然后从消息中提取世界时，一定要注意将提取到的世界时加上8小时才是北京时间，而且软件还必须对16：00～24：00世界时作相应的处理，以转换为正确的北京日期和时间。

3应用电路和程序设计

在设计该时钟系统时，我们采用的单片机是Motolola公司的MC68HC08的通用芯片MC68HC908GP32。该芯片以它的高性能、低功耗、低价位获得了广泛的应用，其主要特性为：

①32KB片内Flash存储器，具有在线可编程能力和保密功能；

②512B片内RAM；

③增强型串行通信口和串行接口；

④支持C语言。

其接口电路可按图1设计，程序流程如图2所示。

单片机初始化程序样例如下：

SCBREQU$0019

SCC1EQU$0013

SCC2EQU$0014

SCC3EQU$0015

SCS1EQU$0016

SCS2EQU$0017

SCDREQU$0018

TEMPEQU$40；定义1个字节的临时存储空间

ORG$8000；定义程序的起始位置

INIT：LDA#%00100010；初始化开始

STASCBR；波特率定义

LDA#%01000000

STASCC1

LDA#%00001100

STASCC2

LDA#%00000000

STASCC3

START：JSRGETDATA；接收1个字符

STATEMP；将其存放临时空间

CMP#$"$"；判是否为“$”符，如不是转START

……

；判是否为GPZDA信息模块，如不是则转START重新接收

……

；数据接收与处理模块

……

；时钟驱动与显示模块

……

；返回START重新接收下一组消息

GETDATA：BRCLR5，SCS1，GETDATA

LDASCRA

RTS

4结论

时钟范文篇6

关键词:光纤通道;IRIG－B码;时钟同步;数据总线

随着航电系统的发展，对光纤通道［1－7］(FibreChannel，FC)由于其具有高带宽、低时延、抗电磁干扰性强等特点，成为了新一代的航空电子网络首选。为了进一步满足航空电子网络时间敏感性的要求，基于时间触发的光纤通道网络(Time－TriggeredFibreChannel，TTFC)被提出，在TTFC网络中，所有的节点都按照统一的时统进行调度。因此，网络节点之间的同步至关重要。时钟同步网络与数据传输网络共享物理总线，这种方式会导致在同一时刻只能传输数据信号或者时钟同步信号，造成一定的带宽冲突。本文采用基于改进型IRIG-B码(InterRangeInstrumentationGroup-B，IRIG-B)的TTFC网络时钟同步系统设计，完成光纤通道网络中时钟同步的系统的搭建，来解决由解决FC网络中各个节点之间时钟同步，满足航电系统的需求。

1网络时钟同步系统设计与实现

TTFC网络［8－9］拓扑如图1所示，主要设备为网络节点，网络节点通过交换设备进行互连。在传统的TTFC网络中，每个网络节点通过光纤线接入到TTFC网络中。通常情况下，光纤中要传输时钟信号，同时也要传输数据信号。时钟信号和数据信号通过复用的方式进行传输。图1TTFC网络模型为了解决时钟传输［10］和数据传输时的冲突问题，本设计在TTFC网络模型的基础上，将时钟网络和数据网络进行了切分。即时钟网络只传输时钟数据，数据网络只传输TTFC数据。新的网络模型如图2所示图2中每个网络节点都通过2路总线接入到TTFC网络中，分别是时钟线和数据线。下面进一步描述时钟网络的组成。在设计中，时钟同步协议采用的是改进型IRIG－B码协议。IRIG－B码是时间系统中的一种常用串行传输方式，具有传输距离远、接口标准化和国际通用的特点，但IRIG－B应用于TTFC网络中时，存在同步周期太长、对时精度不足等缺点。通过对IRIG－B码协议的码元脉宽和编码定义进行改进，可解决以上问题。传统IRIG－B码信号是每秒1帧的时间串码，每个时间帧包含100个码元，每个码元脉宽是10ms。改进型的B码信号将同步周期和码元脉宽调整为传统B码的1‰，即改进型的B码信号为每毫秒1帧的时间串码，每个时间帧仍包含100个码元，每个码元脉宽调整为10μs。此外，为了满足TTFC时钟同步的需求，改进型B码在码元的定义上做出了调整，增加了32位的整合周期序号。改进型B码序列的定义如表1。改进型B码组成的时钟网络如图3所示，包括B码服务器和B码客户端。由于B码的特殊性，其只支持点对点传输方式，因此，B码服务器包括多个物理传输端口，与每个客户端组成点对点的传输方式。B码服务器，即B码的发生器。设计了基于FPGA实现B码产生的方式。基于FPGA产生B码的原理如图4所示，包括4个模块，分别是时间码产生模块、B格式码产生模块、并串转换模块和脉宽发生模块。流程如下:(1)根据B格式码的特点，时间码产生模块产生时间信息，然后将码元以表1的格式发送给B格式码产生模块。(2)B格式码产生模块根据B码信号的特点，将1个时间周期1ms分成10个时隙，每个时隙中包括10个码元。然后生成100位B格式码，送入并串转换模块。(3)并串转换模块把100位并行B格式码转换成串行的B码，送入输脉宽发生模块中。(4)脉宽发生模块售前根据不同的串行码产生出B码所需的3种脉冲形式(2μs、5μs和8μs脉冲)，将B码信号送至延迟模块。(5)延迟模块基于各通道预设的延迟参数，将B码信号进行不同程度的延迟补偿后，激励至各通道线路上，用于各终端模块的时钟同步。由于B码信号是以脉冲的时间宽度来代表2进制“0”、“1”和标志位的，因此其关键点在于码元时宽的正确识别。设计的B码解调原理如图5所示。从物理链路接收B码信号，然后通过帧起始位检测模块检测出。检测出帧起始位后，告知时间码检测模块，从B码中提出信号，进行解码。最终获得时钟。

2仿真验证

在TTFC网络协议中，可以通过时钟同步原语或者基于AS6802协议进行设备之间的同步。以上同步方式均基于FC链路进行。B码的同步方式采用信号线直连的方式实现，不同与以上基于FC链路的时钟同步方式。(1)基于AS6802的时钟同步方式以6个节点的仿真为例，测试结果如图6所示。在正常情况下，时钟同步方式需要进行压缩的计算，每次同步过程大约需要占用20μs的时间。而且同步过程设计冷启动以及重启动的复杂处理，当节点多时同步过程占用的时间可能更长。(2)基于改进型B码的时钟同步仿真如图7所示，基于B码的同步过程较为简单，且同步过程本身不占用数据带宽。如图7所示，同步过程简单直接，整个过程并无复杂的状态交互，B码同步本质上是一种时钟同源的设计，基于B码的时钟同步，在同步形式上避免了因时钟同步过程引入的不确定因素。设计上采用时钟同步和数据总线的分离，使时钟同步独立于数据通信，避免了时钟同步和数据通信的相互影响。

3结束语

时钟范文篇7

关键词：DS1305低功耗数据采集

引言

对于许多便携式数据采集系统，需要长时间无人看管地工作，如在石油钻井下、输油管道等场所。一般需要间隔数小时进行一个采集，这样系统大部分时间处空闲状态。虽然现在低功耗单片机的睡眠状态提供了降低功耗的一种方法，但低功耗不等于没有功耗，系统长时间工作时不得不考虑功耗的问题。

为进一步节省功耗，我们在研制一数据采集系统时，利用实时时钟芯片DS1305设计一电源开关电路。利用该开关电路，可使系统在空头时处于关闭状态，每当采集时间到，由报警信号开启单片机系统以进行数据采集，在数据采集结束时，单片机关闭开关电路，系统断电。这样系统处于关闭状态，一直到下一次开关电路报警。

1DS1305简介

DS1305是美国Dallas公司推出的串行接口带报警实时时钟。它有20脚的TSSOP、16脚的DIP两种封装方式[1]，工作电压范围从2.0～5.5V。

1.1主要特性

DS1305用二一十进制（BCD）码表示实时时钟的秒、分、小时、星期、日、月和年的时间信息，并且自动对小月（少于31天的月份）和闰年的日期进行调整，兼有带AM/PM指示12小时和24小时两种时间指示格式。图1为DS1305两种引脚的排列。

DS1305提供了主电源和后备电源的双电源引脚和一个电池输入引脚；Vcc1为主电源，Vcc2为后备电源，可充电电源接此引脚，VBAT接3V的锂纽扣电池或其它电源。VCCIF引脚用来驱动SDO和PF（电源失效输出）引脚的电平和接口的电相兼容。DS1305只支持三种电源连接方式，如图2所示。VCC1和VBAT供电时，VCC1大于VBAT0.2V时，正常对DS1305进行访问。当VCC1小于CBAT时，DS1305进入写保护。VCC1、VCC2供电时，当Vcc1比Vcc2大0.2V，Vcc1输入作为电源；当Vcc1小于Vcc2，Vcc2对DS1305供电。这种模式下，DS1305不能写保护自己。当Vcc1以+5V供电时，DS1305正常工作电流为1.28mA，时钟保持电流最大为81μA，当+2V供电时，正常工作电流为0.425mA，时钟保持电流最大为25.3μA。

DS1305支持通过SPI串行数据端口或者标准的三线接口进行时间的校正和数据的读取，可进行单字节的或连读字节束发方式的访问。SERMODE接地，串口访问模式设定为标准3线模式：SD1（串口数据输入）与SDO（串口数据输出）连接在一起作为单一的I/O引脚，它与CE、SCLK组成3线模式。SERMODE接VCC，选择SPI通信模式，具体操作可查阅有关资料。

INT0、INT1提供两个可编程的中断报警信号，可通过串行总线访问和设定秒、分、时、星期的报警时间。

X1、X2引脚直接连接标准的32.768kHz晶振，无需外接其它元件。如实时时钟有误差，可以在振荡器两端并接6pF电容进行调整。

1.2操作方式

DS1305共有148个用户RAM，其读操作地址与写操作地址空头分开，当其高位为1时，为写操作地址空间，0为读操作地址。除实时时钟、日历寄存器和通用寄存器之外，还有作一般数据存储器用的96字节的NVRAM。对DS1305操作之前，必须对控制寄存器、状态寄存器、涓流充电寄存器进行初始化。

以下为控制寄存器（0F读，8F字）：

76543210

EOSCWP000INTCNAIE1AIE0

EOSC：设置为0使振荡器开始工作，设置为1，DS1305处于低功耗闲置状态。WP：写保护位，上电初始化后，WP位处于三态，在任何写操作之前，该位必须清零。INTCN：中断控制位，控制两个中断之间的联系，置位后两个中断引脚INT0、INT1分别响应各自的中断（需中断使能），清零后，中断1、2报警时间匹配都只能引发INT0输入低电平，INT1无效。ALE0、ALE1置1时中断0、1使能。

状态寄存器（读10H）只有两位IRQF0、INQF1，置位时分别表示中断时间匹配。涓流充电寄存器（读11H，写91H）控制涓流充电的特性。

DS1305标准三线模式的读写操作过程，每个字节需要16个SCLK时钟。通过CE引脚输入高电平来启动所有数据传送，前8个SCLK周期为输入写命令，后8个SCLK周期为输入或输出的数据。输入时，SCLK的上升沿数据有效；输出时，SCLK的下降沿输出数据有效。

2用DS1305开启数据采集系统

图3所示的电路是利用DS1305组成的数据采集系统。89C51与DS1305使用标准三线形式进行通信，74HC73为JK触发器，输入端J、K、CD接高电平，时钟CLK接DS1305的中断引脚INT0，输出引脚Q与三极管组成数据采集系统的开关。此外，DS1305在主电源断电时，可自动转换使用备用电池继续供电，不会造成时钟的丢失。

在采集系统上电初始化时钟芯片后，通过I/O口给JK触发器CLK引脚一个负脉冲，Q引脚输出为低，三极管截止，采集系统断电，功耗降到零。但时钟电路部分保持供电，在DS1305实时时钟到设定采集时间，由INT0引脚发出中断信号给触发器CLK一个低电平。由于CD维持高电平，造成JK触发器翻转，三极管导通，VCC给单片机上电复位。这样就将数据采集系统唤醒。可由单片机控制，导通模拟电路，启动传感器、AD转换器等进行数据采集。采集结束后，单片机保存采集结果后，通过输出引脚发送低脉冲到CLK引脚，使JK触发器翻转，三极管截止，再次使得采集系统断电，进入瞬眠状态直至下一个采集时间，如此循环。

下面例程是图3电路所示系统的DS1305的初始化和读写程序，其中CE接P1.3，I/O引脚接P1.1，SCLK引脚接P1.2。

（1）DS1305初始化程序

RESETDS：CLRP1.2：置时钟信号P1.2=0

CLRP1.3；置片选信号P1.3=0

SETBP1.3；置片选信号P1.3=1,DS1305使能

RET

（2）对DS1305进行写操作程序

DSW：MOVR7，#08H；该子程序为通过单片机写入地址或数据

WLOOP：RRCA；A中为要写入的数据或地址

MOVP1.1，C

SETBP1.2；时钟信号

NOP

CLRP1.2；产生时钟脉冲

DJNZR7，WLOOP

RET

（3）对DS1305进行读操作程序

DSR：SETBP1.1；为读数据做准备。

CLRA

MOVR7，#08H

RLOOP：CLRR1.2；写入地址后的第一个时钟脉冲下降沿开始读出数据

MOVC，P1.1

RRCA；A中为读出的8位数据

SETBP1.2

DJNZR7，RLOOP

RET

时钟范文篇8

1.学习课文从有趣的故事引出严密的逻辑思维问题的方法，培养从不同的角度分析问题的能力。

2.把握文章的论点和论据，体会文章一步步推论，最后得出结论的方法。

3.学习编写提纲和摘录要点等写读书笔记的方法。

4.学习准确、严密、生动的论述语言。

（解说：任何一篇议论文必然有三个要素：论点、论据和论证。因此，阅读议论文就离不开这几个要素。论点的提出，最常见的是放在文章开头，然后有层次地分析证明这一论点，最后得出结论，即形成这样一个模式：提出问题（论点）—分析问题（用论据论证）—解决问题（结论）。但也有一些文章并不是把论点放在开头的，放在中间或结尾的也不少。这要因文而异了。本文就是先从故事中提出问题，然后层层推论，最后得出结论的。议论文的语言是以议论为主，而记叙、说明、抒情等也有，都是为议论服务的。议论文的语言讲究抽象性、概括性和严密性，表达要求准确、严密、鲜明。）

【自读程序】

1.速读全文，查字典，解决生字词。

给加点字注音：

祈祷流逝无暇顾及迎刃而解鼹鼠蜥蜴

（解说：这一步是初步感知课文，扫除字词障碍。“祈祷”读“qídǎo”，是指一种宗教仪式，信仰宗教的人向神默告自己的愿望。“逝”读“shì”，意思是（时间、水流等）过去。“暇”读“xiá”，意思是没有事的时候；空闲。“刃”读“rèn”，“迎刃而解”的意思是用刀劈竹子，劈开了口儿，下面的一段就迎着刀口自己裂开（见于《晋书•杜预传》）。比喻主要的问题解决了，其他有关的问题就可以很快得到解决。“鼹”读“yǎn”，“蜥蜴”读“xīyì”。)

2.浏览课文，找出文章的中心论点。

（解说：论点，就是作者在文章中提出的基本的观点，也是文章阐述的中心问题，而中心论点，公务员之家，全国公务员共同天地也就是作者观点的核心。阅读论文，抓住了文章的中心论点，也就是抓住了“牛鼻子”。再从此出发，去分析和理清结构，把握全文就比较容易了。）

3.默读课文，划分文章的结构层次。

（解说：这是对文章的整体把握。议论文的基本框架是：提出问题、分析问题、解决问题，即“三段论证程式”，但不同的文章，根据内容、问题的需要，又往往演化出多种结构方式，如并列式、递进式、总分式、对比式、综合式等等。因此，阅读议论文，就要注意分析它的论证过程，把握它的思路，理清它的结构。阅读文章，应遵循整体入手，局部揣摩的方式，形成高屋建瓴的阅读观。）

4.精读课文，深入揣摩。

思考题设计如下：

(1)文章第一部分以记叙为主，这里的记叙和记叙文中的记叙有什么不同？这一部分中起承上启下的过渡作用的句子是哪一句？

(2)作者从“灰姑娘”的故事中提出了哪两个问题？

(3)作者对这两个问题是怎样一步步进行论证的？运用了哪些论据来进行论证？

(4)请列出本文的论点和论据提纲。

(5)作者为什么先说第一个问题，再说第二个问题？二者的顺序能否颠倒？为什么？

(6)文中的论证语言是否准确、严密、鲜明？试举例说明。

（解说：这是对课文内容和形式的揣摩和领悟。应结合课文设计一些有助于学生深入理解课文的思考题。第(1)题让学生辨析议论文中的记叙和记叙文中的记叙的区别和各自不同的作用，同时找出过渡句，有助于学生把握文章的结构，并明白这是由记叙转化为议论的分界线。第(2)(3)(4)题是对议论文论点、论据和论证的考查和把握，让学生列出提纲，使之对文章主要内容一目了然，又培养了阅读时作笔记的良好习惯。第(5)题是对作者写作思路的探究，理清文章的结构思路进而探究作者的写作思路，这是对阅读的较高要求。第(6)题是对议论文语言的揣摩，这对培养学生运用语言的能力很有帮助。）

【自读点拨】

1.先找论点。

议论文的中心论点因文而异，多数放在文章开头，但也不尽相同。放在开头的，一般比较好把握，但审视它是不是中心论点，也要慎重，必须通读全文，才可确认。放在结尾的，往往先提出分论点，层层论述，在结尾处归纳出中心论点。放在文中的这种文章，往往观点的提出有一个过程，经过一番论辩后，再提出中心论点，一般驳论性的文章、读后感一类文章，多采取此种方法。还有的中心论点隐含在论证中，这就需要读者去归纳。这种文章阅读难度较大，要很好地研究文章和题目的各种关系，才能归纳出来。这篇文章作者从一个有趣的童话故事中提出论题，然后层层论证，最后得出中心论点，那就是——“看来，遵守时间的伦理与习惯，也许就起源于英国，并确立于同一时代的欧洲。‘灰姑娘’童话中仙女的话，在这种社会里，是带有特别严格的伦理含义的。”

2.理清结构。

分析文章结构时，首先看文章到什么地方完成了提出问题的任务；从什么地方开始分析问题；到什么地方结束，归纳出结论。还有一点要注意的是：段落的领起句往往是关键，要紧紧抓住它进行分析认知。本文1、2、3自然段是对“灰姑娘”的故事的概括，是第一部分。第4～18自然段是文章的第二部分。这一部分作者提出了两个问题，一是“首先，灰姑娘究竟是如何知道时间的”；一是从灰姑娘与仙女约定的严守时间问题来看，当时是一种怎样的时代和社会。4～12自然段说的是第一个问题，13～18自然段说的是第二个问题。第一部分和第二部分之间、第二部分中两层之间都有明显的提示语，如“不过仔细想一想，这故事似乎有几点值得思考的地方”，“首先，灰姑娘究竟是如何知道时间的”，“这样，第一个疑团就解开了。但还有一点引起我注意的，是与仙女约定的严格时间问题”。因此，文章的结构比较容易把握。

3.辨析论据和论证。

论据的作用，或用来证明正确的观点，或用来批驳错误的观点，因此，论点和论据是密不可分的，论据应当是典型的，符合科学或事实的，有力量的。在分析问题时，还要注意论证方法的使用，如有的段集中使用事实举例的论证方法，有的段则侧重引用名人名言进行论证，有的段则集中阐述道理进行论证。作者为了论证第一个问题，就用了“灰姑娘”的故事中的开头的一句话“从前，有一个贵族……”，以此来论证灰姑娘听到的时钟的声音，可以从17世纪之前的机械时钟去寻找答案。又从各种文献中进一步论证是否有中途报时的时钟。对于第二个问题，作者也从各种文献中找到根据。因此，作者在论证时主要是用事实和名人名言来作论据的。用了例证法和引证法。

我们阅读议论文的时候，在把握了论点之后，就要分析论据与论点是否一致，论据是否能够证明论点，论据的可靠性、正确性如何，论证的科学性怎样。

4.文章结构提纲。

总之，对文章进行上述分析之后，一般说来，文章的结构、思路就很清楚了，最后可以归纳形成一个结构系统简表：

第一部分（1～3），概括故事，提出论题。

第二部分（4～18），提出并分析问题，得出结论。

这一部分可分两层：

第一层（4～12），分析得出灰姑娘听到的报时声，一定是宫廷内的时钟发出的。

论据一：从“灰姑娘”的故事的开头“从前……”可以知道，灰姑娘听到的时钟的声音，应从17世纪之前的机械时钟史中去寻找答案。

论据二：从修道院的仪式中推论出灰姑娘听到的时钟必定带有自鸣装置。

论据三：从《时钟构造的世界——德国的座钟与自动结构1550－1650》一书中推论出每隔15分钟敲响一次的时钟确实存在，灰姑娘听到的报时声一定是宫廷内的时钟发出的。

第二层（13～18），分析得出灰姑娘当时所处的时代和社会里，人们已经有了遵守时间的伦理和习惯。

论据一：从1563年制定的英国《学徒法》的规定中推论出“时间等于金钱”已在当时的现实生活中占有相当的分量。

论据二：从“抓住每分每秒不放松，尽你最大所能发挥最大功效”“盗取别人的时间就是大盗”等名人名言中推论出遵守时间的伦理与习惯起源于英国，并确立于同一时代的欧洲。

5.文章中非议论成分的作用。

议论文语言虽以议论为主，但也要运用其他表现手段，也有一些非议论成分，特别是杂文一类。如某些例证要用到描写，讲清事实要用到叙述，讲明写作缘由和一些事物的特点等要用到说明，而爱憎喜恶等感情的抒发，则要用到抒情。注意阅读这些成分，可帮助你更确切、更具体地了解所论证问题的实质。这篇文章的第一部分主要是用了记叙的表达方式。议论文中的记叙简明概括，是为议论服务的，它们作为立论的论据或论证的材料，选择和安排都取决于中心论点的需要。如本文中的记叙就一再抓住“时间”这个概念，写仙女的交代是紧扣时间：“记住，半夜12点，决不能超过一秒钟！”写灰姑娘的举动也是抓住时间的约束：“灰姑娘在仙女再三叮嘱严格遵守约定的时间之后”“第一天晚上，她一听到时钟敲响11点45分，便急匆匆地离开城堡，以免耽误约定的时间。然而第二天晚上，她忘记了时光的流逝。猛然想起时，时钟正好敲响12点。尽管灰姑娘连丢下一只水晶鞋都无暇顾及，就慌慌张张地奔出城堡，可这时魔法已经失效。”这一段记叙，更是给人以时间紧迫之感。而记叙文目的是以情动人，要通过具体的人或事的记叙来使人受教育，因此，必须以记叙描写为主要表达方式，需要对人物作细致的描绘，交代清楚事情的起因、经过、结局。这些，都是议论文中的记叙所不能做到的。

6.体味语言。

本文体现了议论文语言的准确性、严密性、鲜明性。例如“不过仔细想一想，这故事似乎有几点值得思考的地方。”句中“仔细”体现了认真的态度，“似乎”表明还没有确切的证据，留有余地，“几点”说明值得思考的地方还不少。“果真如此的话，听到钟声才匆匆离去，根本是来不及的。”“灰姑娘听到的报时声，一定是宫廷内的时钟发出的。”句中“根本是”“一定是”表明了鲜明的态度，语气肯定。“所谓不定时法则，简单来说，是指……”句中“简单来说”化繁为简，一目了然。这些语言都体现了论证语言的准确、严密、鲜明。

7.揣摩写作思路。

文章为什么先提出第一个问题，然后再论证第二个问题呢？这两个问题能否颠倒顺序呢？显然是不能的。“灰姑娘究竟是如何知道时间的。”这是一个比较简单的问题，是任何知道“灰姑娘”的故事的人都可能发出的疑问，而“当时是一种怎样的时代和社会呢？”这是一个与童话本身似乎毫不相干的经济学问题，需要充分的论据和科学的论证深入探讨。作者由简单到复杂，从熟知的有趣故事引出严密的逻辑思维问题，层层推进。

【自读思考】

阅读下面这篇文章，回答问题。

愚昧比富有更可怕

人说“愚昧比贫穷更可怕”，难道富有了，愚昧就不可怕吗？无数事实证明，愚昧比富有更可怕。

改革开放后，确有一些贫困者，侥幸富了起来。富了起来之后，又怎样呢？我的见闻较偏狭，接触这类富人的机会不多，不过，从别人口中，从电视里、报刊上，从对社会上种种现象的观察，总可以管中窥豹，略知一斑的。

目前，社会上流行一句时髦的话，叫做“过把瘾就死”。死不死我没见过，然而有的人每天在那里“过瘾”，似乎倒是的确的。过什么瘾?曰：吃喝瘾（摆豪门宴）、瘾（一掷千金）、玩乐瘾（泡歌厅、夜总会），个别的还有吸毒瘾（吸食鸦片、海洛因）……诸如此类，沉溺于灯红酒绿、纸醉金迷的“享乐”之中。不以为非，反以为富有就该如此。岂但如此，有的人还修坟、建庙宇、烧香、拜佛、卜卦、算命……搞封建迷信活动。据说只有七山一水二分田的温州市每年造坟都在三万座以上，并以造豪华、新奇坟墓扬名于世。许多城市养狗为患，据说一只所谓“西施狗”，售价从几万到十几万元。有位女士养一只狗，平时喂肉，某日主人外出，这只狗饿了，竟把主人的亲生小儿咬死了……这些行为、现象，均为某些富有者所为，那么，它所表现的是聪颖、文明呢，还是愚蠢、愚昧、愚不可及？

有位海外华人回来，看到类似现象感到十分震惊。他说：“海外许多爱国华人愿意资助祖国搞经济建设，造福家乡父老，而对此感到痛心。”是的，一面是无私的捐赠，一面却是荒唐与奢侈，怎不令人震惊？长此以往，将如这位海外华人所言：“一个人如果挥霍浪费，奢侈腐化，他的产业早晚有一天会葬送在他的手里！”

其实，纵观生活中，物质上富有了，人却处于愚昧状态的事例，恐怕还多。比如，富有起来的父母，无端地给自己一无疾病、二又健壮的小儿喝什么“人参蜂王浆”“小聪聪母液”之类的药品，把一个天真烂漫的儿童，弄成早熟的小大人；有的人暴殄天物，管它什么生态环境，滥捕乱猎珍禽异兽，然后去换取钞票以发家……对这些人来说，“富有”岂不是变成可怕？何以会可怕？愚昧所致也。所以说，愚昧比富有更可怕！

于是我想，治贫固然重要，而治愚更是当务之急。公务员之家，全国公务员共同天地

看来，加强精神文明建设，努力提高人的素质，实在是一个又艰巨又迫切的任务！

（解说：设计此题，主要是进一步指导学生掌握阅读议论文的方法。《灰姑娘的时钟》主要是从一个故事不同的角度提出问题、分析问题，而本文是针对某种社会现象提出观点。这些都是写作议论文常用的方法。）

1.本文的中心论点是什么？

2文章可以分为几个部分？

3文章主要用了哪些论证方法？

4举例说明本文语言的准确性、严密性、鲜明性。

参考答案：

1此文标题是个明确的判断，标题就是全文的中心论点。

2文章开头用设问句，引出中心论点。据此便能很快地将文章划分为三部分：第1段为引论，2～5段为本论，6、7两段为结论。根据是：首段开门见山提出论点，十分明显；第2段是总提段，开启论证；6、7两段总结上文，回应开头，深化论点。

时钟范文篇9

关键词：PS/2接口；串行通讯；单片机；键盘；CD4052

1PS／2接口标准的发展过程

随着计算机工业的发展，作为计算机最常用输入设备的键盘也日新月异。1981年IBM推出了IBMPC／XT键盘及其接口标准。该标准定义了83键，采用5脚DIN连接器和简单的串行协议。实际上，第一套键盘扫描码集并没有主机到键盘的命令。为此，1984年IBM推出了IBMAT键盘接口标准。该标准定义了84～101键，采用5脚DIN连接器和双向串行通讯协议，此协议依照第二套键盘扫描码集设有8个主机到键盘的命令。到了1987年，IBM又推出了PS／2键盘接口标准。该标准仍旧定义了84～101键，但是采用6脚mini－DIN连接器，该连接器在封装上更小巧，仍然用双向串行通讯协议并且提供有可选择的第三套键盘扫描码集，同时支持17个主机到键盘的命令。现在，市面上的键盘都和PS／2及AT键盘兼容，只是功能不同而已。

2PS／2接口硬件

2．1物理连接器

一般，具有五脚连接器的键盘称之为AT键盘，而具有六脚mini－DIN连接器的键盘则称之为PS／2键盘。其实这两种连接器都只有四个脚有意义。它们分别是Clock（时钟脚）、Data数据脚、＋5V（电源脚）和Ground（电源地）。在PS／2键盘与PC机的物理连接上只要保证这四根线一一对应就可以了。PS／2键盘靠PC的PS／2端口提供＋5V电源，另外两个脚Clock（时钟脚）和Data数据脚都是集电极开路的，所以必须接大阻值的上拉电阻。它们平时保持高电平，有输出时才被拉到低电平，之后自动上浮到高电平。现在比较常用的连接器如图1所示。

2．2电气特性

PS／2通讯协议是一种双向同步串行通讯协议。通讯的两端通过Clock（时钟脚）同步，并通过Data（数据脚）交换数据。任何一方如果想抑制另外一方通讯时，只需要把Clock（时钟脚）拉到低电平。如果是PC机和PS／2键盘间的通讯，则PC机必须做主机，也就是说，PC机可以抑制PS／2键盘发送数据，而PS／2键盘则不会抑制PC机发送数据。一般两设备间传输数据的最大时钟频率是33kHz，大多数PS／2设备工作在10～20kHz。推荐值在15kHz左右，也就是说，Clock（时钟脚）高、低电平的持续时间都为40μs。每一数据帧包含11～12个位，具体含义如表1所列。

表1数据帧格式说明

1个起始位总是逻辑0

8个数据位（LSB）低位在前

1个奇偶校验位奇校验

1个停止位总是逻辑1

1个应答位仅用在主机对设备的通讯中

表中，如果数据位中1的个数为偶数，校验位就为1；如果数据位中1的个数为奇数，校验位就为0；总之，数据位中1的个数加上校验位中1的个数总为奇数，因此总进行奇校验。

2．3PS／2设备和PC机的通讯

PS／2设备的Clock（时钟脚）和Data数据脚都是集电极开路的，平时都是高电平。当PS／2设备等待发送数据时，它首先检查Clock（时钟脚）以确认其是否为高电平。如果是低电平，则认为是PC机抑制了通讯，此时它必须缓冲需要发送的数据直到重新获得总线的控制权（一般PS／2键盘有16个字节的缓冲区，而PS／2鼠标只有一个缓冲区仅存储最后一个要发送的数据）。如果Clock（时钟脚）为高电平，PS／2设备便开始将数据发送到PC机。一般都是由PS／2设备产生时钟信号。发送时一般都是按照数据帧格式顺序发送。其中数据位在Clock（时钟脚）为高电平时准备好，在Clock（时钟脚）的下降沿被PC机读入。PS／2设备到PC机的通讯时序如图2所示。

当时钟频率为15kHz时，从Clock（时钟脚）的上升沿到数据位转变时间至少要5μs。数据变化到Clock（时钟脚）下降沿的时间至少也有5μs，但不能大于25μs，这是由PS／2通讯协议的时序规定的。如果时钟频率是其它值，参数的内容应稍作调整。

上述讨论中传输的数据是指对特定键盘的编码或者对特定命令的编码。一般采用第二套扫描码集所规定的码值来编码。其中键盘码分为通码（Make）和断码（Break）。通码是按键接通时所发送的编码，用两位十六进制数来表示，断码通常是按键断开时所发送的编码，用四位十六进制数来表示。

3PS／2接口的嵌入式软件编程方法

PS／2设备主要用于产生同步时钟信号和读写数据。

3．1PS／2向PC机发送一个字节

从PS／2向PC机发送一个字节可按照下面的步骤进行：

(1)检测时钟线电平，如果时钟线为低，则延时50μs；

(2)检测判断时钟信号是否为高，为高，则向下执行，为低，则转到(1)；

(3)检测数据线是否为高，如果为高则继续执行，如果为低，则放弃发送（此时PC机在向PS／2设备发送数据，所以PS／2设备要转移到接收程序处接收数据）；

(4)延时20μs（如果此时正在发送起始位，则应延时40μs）；

（5）输出起始位（0）到数据线上。这里要注意的是：在送出每一位后都要检测时钟线，以确保PC机没有抑制PS／2设备，如果有则中止发送；

（6）输出8个数据位到数据线上；

（7）输出校验位；

（8）输出停止位（1）；

（9）延时30μs（如果在发送停止位时释放时钟信号则应延时50μs）；

通过以下步骤可发送单个位：

（1）准备数据位（将需要发送的数据位放到数据线上）；

（2）延时20μs；

（3）把时钟线拉低；

（4）延时40μs；

（5）释放时钟线；

（6）延时20μs。

3．2PS／2设备从PC机接收一个字节

由于PS／2设备能提供串行同步时钟，因此，如果PC机发送数据，则PC机要先把时钟线和数据线置为请求发送的状态。PC机通过下拉时钟线大于100μs来抑制通讯，并且通过下拉数据线发出请求发送数据的信号，然后释放时钟。当PS／2设备检测到需要接收的数据时，它会产生时钟信号并记录下面8个数据位和一个停止位。主机此时在时钟线变为低时准备数据到数据线，并在时钟上升沿锁存数据。而PS／2设备则要配合PC机才能读到准确的数据。具体连接步骤如下：

（1）等待时钟线为高电平。

（2）判断数据线是否为低，为高则错误退出，否则继续执行。

（3）读地址线上的数据内容，共8个bit，每读完一个位，都应检测时钟线是否被PC机拉低，如果被拉低则要中止接收。

（4）读地址线上的校验位内容，1个bit。

（5）读停止位。

（6）如果数据线上为0（即还是低电平），PS／2设备继续产生时钟，直到接收到1且产生出错信号为止（因为停止位是1，如果PS／2设备没有读到停止位，则表明此次传输出错）。

（7输出应答位。

（8）检测奇偶校验位，如果校验失败，则产生错误信号以表明此次传输出现错误。

（9）延时45μs，以便PC机进行下一次传输。

读数据线的步骤如下：

（1）延时20μs；

（2）把时钟线拉低

（3）延时40μs

（4）释放时钟线

（5）延时20μs

（6）读数据线。

下面的步骤可用于发出应答位；

（1）延时15μs；

（2）把数据线拉低；

（3）延时5μs；

（4）把时钟线拉低；

（5）延时40μs；

（6）释放时钟线；

（7）延时5μs；

（8）释放数据线。

4用于工控机的双键盘设计

工控机通常要接标准键盘，但是为了方便操作，常常需要外接一个专用键盘。此实例介绍了在工控PC机到PS／2总线上再接入一个自制专用键盘的应用方法。

该设计应能保证两个键盘单独工作，而且相互不能影响。因此，不能直接把专用键盘和标准键盘一起接到工控PC的PS／2口。鉴于这种情况，本设计使用模拟开关CD4052并通过时分复用工控PC的PS／2口，来使在同一个时刻只有一个键盘有效，从而解决上述问题。其硬件原理图如图3所示。其中P2口和P1口用于键盘扫描电路（图中未画出），P0．0为数据端，P0．1为时钟端，P0．2为模拟开关选通端。由于专用键盘不需要接收工控PC机的命令，所以软件中并不需要写这部分相应的代码。

通过软件可在专用键盘复位后把P0．2清0，以使模拟开关CD4052打开相应的通道。这时工控PC的标准键盘将开始工作。标准键盘可以完成工控PC刚启动时对外设检测的应答。复位后的专用键盘不停地扫描有没有按键，如果有键按下则识别按键，并且按照预先的设计进行编码，同时调用发送程序并通过PS／2口发送到工控PC。此时模拟开关关闭相应通道（将P0．2置1），专用键盘接入工控PCPS／2口的时钟线和数据线而工作，但标准键盘被模拟开关从PS／2的时钟线和数据线中断而不工作，这样，双键盘便可时分复用同一个工控PC机的PS／2口。相应的发送子程序如下：

＃defineDATAP00用P0．0做数据线

＃defineCLKP01用P0．1做时钟线

＃defineINHIBITP02用P0．2做CD4052的INH端

＃definePORTRP1用P1口做读入口

＃definePORTWP2用P2口做写出口可以实现64个自定义键

voidsend（ucharx）／＊＊＊functionforsendacharda-ta＊＊＊／

{

uchari,temp,char_temp;

bitflag_check＝1;

INHIBIT＝1;／／disablestandardkeyboard

delay_ms(3);

temp＝x;

for(i＝0;i＜8;i＋＋)／／findthenumberof1inthisucharxisoddornot

{

char_temp＝temp＆0x01;

if(char_temp＝＝0x01)

{

flag_check＝!flag_check;

}

temp＝temp＞＞1;

}

CLK＝1;／／send1toP1thenreadP1

while(!CLK)／／ifCLKislowwait

{

;

}

CLK＝1;DATA＝1;／／send1toP1thenreadP1

if(CLK＝＝1)

{

delay_us(30);／／

}

if(CLK＝＝1＆＆DATA＝＝1)／／senddata

{

DATA＝0;／／startbit0

delay_us(10);

CLK＝0;

delay_us(5);／／

temp＝x;

for(i＝0;i＜8;i＋＋)／／send8bitsLSBfirst

{

CLK＝1;

delay_us(5);

char_temp＝temp＆0x01;

if(char_temp＝＝0x01)

{

DATA＝1;

}

else

{

DATA＝0;

}

／／DATA＝(bit)(temp＆0x01);

／／LSB

delay_us(10);

CLK＝0;

delay_us(5);

temp＝temp＞＞1;

}

CLK＝1;／／sendcheckbit

delay_us(5);

DATA＝flag_check;

delay_us(10);

CLK＝0;

delay_us(5)

CLK＝1;／／sendstopbit

delay_us(5);

DATA＝1;

delayus10

CLK＝0

delay_us(5);

CLK＝1;

delay_us(30);

CLK＝1;DATA＝1;／／send1toP1thenreadP1

if(CLK＝＝1＆＆DATA＝＝0)

{

return;／／pcissendingdatatomcu,goto

receivingfunction

}

INHIBIT＝0;／／enablestandardkeyboard

}

时钟范文篇10

关键词：系统芯片毛刺AMBA总线时滞

引言

随着集成电路技术的飞速发展和对消费类电子产品——特别是便携式（移动）面向客户的电子产品的需求，推动了SoC（SystemonChip）的飞速发展，也给人们提出了许多新的课题[1]。对于电池驱动的SoC芯片，已不能再只考虑它优化空间的两个方面——速度（performance）和面积（cost），而必须要注意它已经表现出来的且变得越来越重要的第三个方面——功耗[1]，这样才能延长电池的寿命和电子产品的运行时间。

图1

SoC中CMOS电路功耗有：一是静态功耗，主要是由静电流、漏电流等因素造成的；二是动态功耗，主要是由电路中信号变换时造成的瞬态开路电流（crowbarcurrent）和负载电流（loadcurrent）等因素造成的[2]，它是SoC芯片中功耗的主要来源[3]。因此，解决好SoC中的动态功耗是降低整个SoC芯片功耗的关键。本文后面所提到的功耗就是指SoC芯片中的动态功耗。

如何降低SoC中的功耗，从不同的层面分析会得出不同的解决方案。从芯片的系统级（architecture）角度考虑，有低功耗总线设计、低功耗存储系统设计、低功耗时钟网络设计、开发系统的休息模式、时钟门控等技术；从芯片的行为级（RTL）角度考虑，有信号门控、预前计算、操作数分离、状态机优化、并行和流水结构等技术；从芯片的门级（gate）角度考虑，有缓冲插入、提取因子、单元缩放、管脚交换、相位配置等技术[4]。从越高的抽象层次去考虑功耗问题，芯片功耗优化的幅度就越显著。

本文所提出的基于动态配置时钟的SoC低功耗管理是从芯片的系统级角度考虑的。在最后的实验中，它非常明显地降低了整个芯片的功耗。

1动态配置时钟的SoC低功耗管理原理

基于微处理器应用的SoC设计，其复杂程度变化很大：在一些应用中可能需要用到所有的硬件资源，但是在其它的一些应用中可能只需要用到其中一部分硬件资源；在一些应用中可能需要很高的工作频率，而在其它的一些应用中却可以大大降低工作频率。动态管理SoC系统时钟的思想就是：不仅动态地管理SoC内部模块的时钟源供给，还可以动态地配置SoC系统的时钟频率。

动态地管理SoC内部模块的时钟源供给就是，根据不同的应用，管理SoC内部的硬件资源。简而言之，就是进行内部模块的开和关的操作。关闭单个模块，可以通过对每个模块设置一个使能位，然后对这个使能位编程做到关闭或打开那个模块。但这样做不是最佳的，原因有二：其一，每个模块的接口部分必须是始终打开的，否则，CPU核无法随时对它的内部寄存器进行编程；其二，通过模块使能位只是关闭了它的功能操作，而并没有把它模块内的时钟树关闭掉，也就是说它里面的时钟树依然处于激活状态，而时钟树所造成的功耗占单个模块功耗的很大一部分。其实大多数模块都是同步系统，系统的所有操作都是在时钟信号的节拍下进行的[5]，关闭时钟源能同时达到关闭模块和降低功耗的目的。

动态地配置SoC系统的时钟频率则是以不牺牲系统的性能为前提，动态地管理系统的工作频率来降低SoC的功耗。时钟频率是影响动态功耗的重要因素：[3]。它的工作频率越高，功耗也就越大。但在很多时候，所有的模块并不是工作在同一时钟频率，或者同一个模块在不同的时段可以工作在不同的时钟频率。这些就是动态地配置SoC系统的时钟频率的前提。

图1是整个SoC中的时钟网络（时钟树）。图中的功耗管理模块（powermanagementmodule）完成这种功能。

图3

2芯片的低功耗工作管理模式

为了更好地实现动态配置时钟的SoC低功耗管理策略，芯片在其工作中开发出了其低功耗管理机制中的四种工作模式：Slow、Normal、Idle和Sleep。下面结合图2所示的工作模式流程图来说明它的工作机制。

表1为四种工作模式的状态。

表1

模式SlowNormalIdleSleep

状态由晶振提供CPU核和各模块的时钟源由PLL提供CPU核和各模块的时钟源关闭CPU核的时钟源关闭CPU核和所有模块的时钟源

CPU核状态开开关关

模块状态不确定不确定不确定关

(1)Slow模式

当系统复位以后或当系统关掉PLL不需要高速时钟运行时，系统进入到Slow模式。在Slow模式下，系统中的CPU核和所有模块的时钟源都来自晶振。如果这时系统认为有必要关掉某些模块，那么,就可以通过配置功耗管理模块内部的寄存器，把相应模块的时钟源使能位关掉。

(2)Normal模式

如果在某些应用中需要高速时钟，那么就应该切换到Normal模式。在Normal模式下，系统中的CPU核和所有模块的时钟源都来自PLL。当然，在这种模式下也可以根据系统的应用关掉某些模块。如果系统需要调整时钟的频率，可以通过动态配置PLL来实现。但是在动态配置PLL过程中，要注意这样一个问题：因为PLL有一个时钟锁定的时间，在这段时间内，它输出的时钟波形是不规则的，此时不能使用它作为芯片的时钟源。为了保证系统的正常运行，可以暂时把系统的时钟源切换到晶振状态，待PLL的时钟输出稳定以后再把系统的时钟源切换到PLL状态。

(3)Idle模式

如果CPU核在当前状态下已经处理完所有任务，在很长一段时间内都将处于空闲状态，那么系统应该进入到Idle模式。在Idle模式下，只会关闭CPU核的时钟源，而所有的模块都保持原状。但在这种模式下，不可动态配置PLL，以得到不同的时钟频率；也不可以动态地管理各模块的时钟源，因为这个时钟Core已经休眠了，它没办法对功耗管理模块内部的寄存器进行配置。无论前一个状态是Slow模式还是Normal模式，系统都可以进入到Idle模式下；而当系统退出Idle模式时，它应该退回到前一个工作模式。当系统重新需要CPU核进行事务处理时，可以通过一个唤醒信号让系统退回到Slow模式或Normal模式。

(4)Sleep模式

如果整个系统都已经处理完所有的事务，并且在很长的一段时间内都将处于空闲状态，那么系统应该进入到Sleep模式。在Sleep模式下，关闭CPU核和所有模块的时钟源。虽然可以从Slow模式或Normal模式切换到Sleep模式，但是当它退出Sleep模式时，系统只能回到Slow模式。因为为了进一步降低整个芯片的功耗，在Sleep模式时会同时关闭PLL，所以在它退出时只能回到Slow模式，然后根据当前的应用决定有没有再切换到Normal模式的必要。当系统需要再次进行事务处理时，可以通过一个唤醒信号唤醒整个SoC芯片系统。

3功耗管理模块的实现

功耗管理模块主要由一个状态机、一些多路选择器和一些门控时钟电路组成。状态机的责职就是完成各种模式之间的切换和送出PLL的控制信号。多路选择器主要完成各种时钟源之间的选择，而门控时钟电路则完成CPU核和各模块时钟源的打开和关闭功能。图3是功耗管理模块中时钟源路线。

从图3中可以清楚地看出，在功耗管理模块中例示了两个PLL：一个是主PLL（MPLL），它提供整个SoC中除USB模块以外的所有模块的时钟源；另一个是次PLL（UPLL），它只对USB提供时钟源。MUX完成晶振时钟和PLL时钟的选择，被选中的时钟（FCLK）同时送到CPU核、HCLK和PCLK，然后根据各个模块的需要门控地送出时钟源。这是基于AMBA总线结构的SoC。根据AMBA总线的协议，CPU核、AHB上的模块和APB上的模块的时钟频率可以配置成倍比关系[6]。经过HCLK分频的时钟源只提供给AHB上的模块，而经过PCLK分频的时钟源只提供给APB上的模块。AHB_con、APB_con、Core_con和USB_con一起管理SoC内部模块的时钟源供给。

4动态时钟管理中的问题及消除方法

动态地配置整个系统的时钟频率，虽然可以很方便地控制好整个SoC芯片的功耗，但同时也带来了一些负面影响。功耗管理单元中的多路选择器和门控时钟电路是最有可能产生毛刺的，而毛刺对同步数字系统是致命的。它会导致同步的失败、数据的丢失、寄存器进入亚稳态，更为严重的是，使整个同步系统的功能失败。毛刺的产生是因为那些输入信号的时序匹配出现了问题，没有按照既定的顺序出现，或者说那些信号装转换的时机不合适。因此在RTL设计时要保证做到时序的匹配，以降低毛刺产生的可能性。

在功耗管理模块中有三种情况需要用到多路选择器：

a.由Slow模式切换到Normal模式；

b.在Normal模式下重新配置PLL；

c.由Normal模式切换到Slow模式。

图4是功耗管理模块中的一个二选一MUX。它的控制信号是OscillatorOrMPLL，两个选择源是clk_MPLL和clk_Osci，输出是out_ClockSource。当OscillatorOrMPLL为“1”时，MUX选中clk_Osci；当OscillatorOrMPLL为“0”时，MUX选中clk_MPLL。在MUX选择其中任何一个时钟信号之前，clk_MPLL或clk_Osci必须已经稳定下来了。强调一下，这里的稳定不是指已经输送出完整的时钟信号，而是输送出高电平或低电平。这样当选择开关达到它们那一方时，接受到的是没有毛刺的且对整个SoC不会产生操作的时钟信号。虽然在这时因为这种操作把SoC的频率降了下来，但这是暂时的(大约2~3个晶振时钟周期)，因此对整个SoC性能的影响是微乎其微的。接下来被选中的信号（clk_MPLL或clk_Osci）才开始输送出没有毛刺的时钟信号，从而最终送出的时钟信号是去除了毛刺的。

图5

图5是系统从Slow模式切换到Normal模式时的时序图。通过配置功耗管理模块的内部寄存器打开PLL，即in_PLLStartOrStop信号，由它触发Slow2Normal_r信号，表明当前将要从Slow模式过渡到Normal模式。然后，由这个信号触发LockTime计数器开始计数（计数值由PLL的IP提供商所给的公式中确定），接着先把晶振时钟的使能信号关掉，再把多路选择器打到MPLL那一方。最后，把PLL时钟的使能信号打开，这时得到的就是经过倍频的PLL时钟。

从时序图可以清晰看出，在时钟源切换的过程中，最终送出的时钟（out_ClockSource）频率会很明显地降低下来（大约是晶振时钟频率的1/3或1/2）；但是如果选择的晶振时钟频率在10MHz以上，则不会对整个SoC芯片的性能产生影响。

至于门控时钟电路，已经有许多人在这方面作了很广泛的研究，本文不再对此作过多的解释[7]。

5结论

本文提出了一种SoC芯片的低功耗管理策略。其基本思想是，首先从全局考虑，在满足性能的前提下，根据各种应用环境动态地配置SoC芯片的时钟频率。然后，从局部单独考虑单个模块，通过判断它当前的工作状态决定是否打开其时钟源。

该低功耗管理方案已经应用于我们设计的一款SoC芯片——Garfield。经过表2所列PowerCompiler的功耗分析，可以清晰地看出：在Slow模式下的功耗仅为Normal模式下功耗的17%左右，而在Sleep模式下的功耗更低。

表2功耗分析结果

SlowNormalIdleSleep