光纤通信网络时钟同步设计分析

摘要:为解决传统时间触发光纤通信网络(TTFC网络)的时钟同步拥堵问题，提出了基于改进型串行时间码(IＲIG－B码)的TTFC网络时钟同步方案。该方案采用了改进型的IＲIG－B码作为时钟同步方式，改进型的B码信号将同步周期和码元脉宽调整为传统B码的1‰，即改进型的B码信号为每毫秒1帧的时间串码，同时采用数据总线与时钟总线相分离的设计模式，避免了TTFC网络中发送端时钟与数据发生冲突的同时增加了对时的精度。为进一步验证方案的有效性，基于可编程逻辑器件(FPGA)逻辑设计搭建环境进行测试验证。最终试验结果表明，该方案能正确的进行数据收发，同时有效地避免了TTFC网络中的时钟与数据发送冲突，提高了系统带宽。

关键词:光纤通道;IＲIG－B码;时钟同步;数据总线

随着航电系统的发展，对光纤通道［1－7］(FibreChannel，FC)由于其具有高带宽、低时延、抗电磁干扰性强等特点，成为了新一代的航空电子网络首选。为了进一步满足航空电子网络时间敏感性的要求，基于时间触发的光纤通道网络(Time－TriggeredFibreChannel，TTFC)被提出，在TTFC网络中，所有的节点都按照统一的时统进行调度。因此，网络节点之间的同步至关重要。时钟同步网络与数据传输网络共享物理总线，这种方式会导致在同一时刻只能传输数据信号或者时钟同步信号，造成一定的带宽冲突。本文采用基于改进型IＲIG-B码(InterＲangeInstrumentationGroup-B，IＲIG-B)的TTFC网络时钟同步系统设计，完成光纤通道网络中时钟同步的系统的搭建，来解决由解决FC网络中各个节点之间时钟同步，满足航电系统的需求。

1网络时钟同步系统设计与实现

TTFC网络［8－9］拓扑如图1所示，主要设备为网络节点，网络节点通过交换设备进行互连。在传统的TTFC网络中，每个网络节点通过光纤线接入到TTFC网络中。通常情况下，光纤中要传输时钟信号，同时也要传输数据信号。时钟信号和数据信号通过复用的方式进行传输。图1TTFC网络模型为了解决时钟传输［10］和数据传输时的冲突问题，本设计在TTFC网络模型的基础上，将时钟网络和数据网络进行了切分。即时钟网络只传输时钟数据，数据网络只传输TTFC数据。新的网络模型如图2所示图2中每个网络节点都通过2路总线接入到TTFC网络中，分别是时钟线和数据线。下面进一步描述时钟网络的组成。在设计中，时钟同步协议采用的是改进型IＲIG－B码协议。IＲIG－B码是时间系统中的一种常用串行传输方式，具有传输距离远、接口标准化和国际通用的特点，但IＲIG－B应用于TTFC网络中时，存在同步周期太长、对时精度不足等缺点。通过对IＲIG－B码协议的码元脉宽和编码定义进行改进，可解决以上问题。传统IＲIG－B码信号是每秒1帧的时间串码，每个时间帧包含100个码元，每个码元脉宽是10ms。改进型的B码信号将同步周期和码元脉宽调整为传统B码的1‰，即改进型的B码信号为每毫秒1帧的时间串码，每个时间帧仍包含100个码元，每个码元脉宽调整为10μs。此外，为了满足TTFC时钟同步的需求，改进型B码在码元的定义上做出了调整，增加了32位的整合周期序号。改进型B码序列的定义如表1。改进型B码组成的时钟网络如图3所示，包括B码服务器和B码客户端。由于B码的特殊性，其只支持点对点传输方式，因此，B码服务器包括多个物理传输端口，与每个客户端组成点对点的传输方式。B码服务器，即B码的发生器。设计了基于FPGA实现B码产生的方式。基于FPGA产生B码的原理如图4所示，包括4个模块，分别是时间码产生模块、B格式码产生模块、并串转换模块和脉宽发生模块。流程如下:(1)根据B格式码的特点，时间码产生模块产生时间信息，然后将码元以表1的格式发送给B格式码产生模块。(2)B格式码产生模块根据B码信号的特点，将1个时间周期1ms分成10个时隙，每个时隙中包括10个码元。然后生成100位B格式码，送入并串转换模块。(3)并串转换模块把100位并行B格式码转换成串行的B码，送入输脉宽发生模块中。(4)脉宽发生模块售前根据不同的串行码产生出B码所需的3种脉冲形式(2μs、5μs和8μs脉冲)，将B码信号送至延迟模块。(5)延迟模块基于各通道预设的延迟参数，将B码信号进行不同程度的延迟补偿后，激励至各通道线路上，用于各终端模块的时钟同步。由于B码信号是以脉冲的时间宽度来代表2进制“0”、“1”和标志位的，因此其关键点在于码元时宽的正确识别。设计的B码解调原理如图5所示。从物理链路接收B码信号，然后通过帧起始位检测模块检测出。检测出帧起始位后，告知时间码检测模块，从B码中提出信号，进行解码。最终获得时钟。

2仿真验证

在TTFC网络协议中，可以通过时钟同步原语或者基于AS6802协议进行设备之间的同步。以上同步方式均基于FC链路进行。B码的同步方式采用信号线直连的方式实现，不同与以上基于FC链路的时钟同步方式。(1)基于AS6802的时钟同步方式以6个节点的仿真为例，测试结果如图6所示。在正常情况下，时钟同步方式需要进行压缩的计算，每次同步过程大约需要占用20μs的时间。而且同步过程设计冷启动以及重启动的复杂处理，当节点多时同步过程占用的时间可能更长。(2)基于改进型B码的时钟同步仿真如图7所示，基于B码的同步过程较为简单，且同步过程本身不占用数据带宽。如图7所示，同步过程简单直接，整个过程并无复杂的状态交互，B码同步本质上是一种时钟同源的设计，基于B码的时钟同步，在同步形式上避免了因时钟同步过程引入的不确定因素。设计上采用时钟同步和数据总线的分离，使时钟同步独立于数据通信，避免了时钟同步和数据通信的相互影响。

3结束语

网络设计方面，采用了数据总线与时钟总线相分离的设计模式，网络节点的时钟信息和数据信号分别通过不同的总线接入到TTFC网络中。在时钟同步方面，设计了一种基于点对点的同步方式。服务器通过多组点对点发送信号实现全网的同步。解决了TTFC网络中同一时刻只能传输数据信号或者时钟同步信号，造成一定的带宽冲突。

作者：白焱 杨继国 孙万录 宋平 单位：中国科学院沈阳计算技术研究所有限公司 空军装备部驻沈阳地区第一军事代表室 沈阳航盛科技有限责任公司