用ＦＰＧＡ实现数字电视接收系统论文

[摘要]数字电视的条件接收系统gAS就是对视频、音频和数据等信息加密、传输并为合法用户接收解密的过程，由加扰器、解扰器、加密器、控制字产生器、用户授权系统、用户管理系统和条件接收系统子系统等部分组成。用FPGA实现方法使条件接收系统不受复接的约束，实现起来比较灵活，这种结构采用空包替换，容易实现加解扰的同步。

[关键词]条件接收信息加密FPGA

一、条件接收系统的工作原理

数字电视是将传统的模拟电视信号经过抽样、量化和编码转换成二进制数代表的数字式信号，然后进行各种功能的处理、传输、记录、存储，监测和控制的一种全数字处理过程的端到端系统。数字电视的条件接收系统CAS就是对视频、音频和数据等信息加密、传输并为合法用户接收解密的过程，由加扰器、解扰器、加密器、控制字产生器、用户授权系统、用户管理系统和条件接收系统子系统等部分组成。

工作原理：在信号的发送端，首先由控制字发生器产生控制字(CW)，将它提供给加扰器和加密器A。加扰器对来自复用器的传送比特流进行加扰运算，控制字就是加扰器加扰所用的密钥。加密器接收到来自控制字发生器的控制字后对控制字进行加密运算，输出经过加密以后的控制字。业务密钥在送给加密器A的同时也被提供给了加密器B，加密器B产生密钥，并用此密钥对业务密钥sK(ServiceKey)进行加密，输出加密后的业务密钥。经过这一个过程产生的信息均被送至复用器，与被送至同一复用器的图像、声音和数据信号比特流一起打包成传送比特流输出。

在信号的接收端，经过解调后的加扰比特流通过解扰器送到解复用器。从解复用器出来的信号，被分别送至智能卡中的解密器A和解密器B，解密器A和解密器B与智能卡中的安全处理器共同工作，从而恢复出控制字CW，并将它送至解扰器。一旦在接收端恢复出正确控制字以后，解扰器便能正常解扰，将加扰比特流恢复成正常比特流。

二、条件接收系统的FPGA实现

FPGA有丰富的触发器和I/O口可以满足完成CAS功能，开发周期短，可以反复修改，特别适合需不断完善电路的开发阶段。要实现CAS硬件设计，首先要理解程序特殊信息PSI。PSI能从多节目的TS流中找出所需要的节目码流和条件接收信息等。PSI必须以一定的频率不断发送，以便新开的接收机能及时解释传送流的性质。解扰只是加扰的逆过程，并且相对简单，所以下面只对条件接收系统加扰过程的FPGA实现进行讨论。

(一)加扰器的FPGA实现

加扰器在条件接收中是一个关键部分，关系到整个系统的保密程度，所以需要一个安全性较高的加扰器。图1所示加扰器是在FPGA内部实现，它以可预置线性反馈寄存器(LFSR)为基础，与数据选择器共同形成。总线是控制码发生器产生的选择器控制码。有8个抽头并行输出，每2位对应一个选择器的选择端。每个选择器的输出是选出的4个LFSR反馈之一，作为与之相连的LFSR时钟。通过数字选择器选取4个LSFR输出的XOR的输出之一作为加扰。

序列的输出。选择码生成器可由CW产生器代替，CW一部分作为选择器的选择码，一部分写入4个可预置的LFSR。

(二)条件接收发送端的FPGA实现

图2为条件接收发送端的FPGA实现。用户管理信息需要PC机处理和保存，服务密钥SK和控制字CW发生器初始值可以在PC机中通过伪随机序列生成程序生成。TS流是连续不断的实时信号，可以通过空包替换的方法实现条件包的加入。CW的加密采用DES算法，DES速度快，加密强度较高，硬件容易实现，适合CW变化较快的要求。SK的加密采用RSA算法可以满足SK变化频率低，安全性要求高，使用时间长等要求。公务员之家

三、结语

本文介绍了条件接收系统的基本原理，并提出一种用FPGA实现方法。这种方法使条件接收系统不受复接的约束，实现起来比较灵活。并且这种结构采用空包替换，容易实现加解扰的同步。